PROCEDE DE FABRICATION DE CIRCUITS INTEGRES AVEC ELECTRODES JUXTAPOSEES
    1.
    发明授权
    PROCEDE DE FABRICATION DE CIRCUITS INTEGRES AVEC ELECTRODES JUXTAPOSEES 失效
    方法用于生产具有侧积体电路BY SIDE形电极

    公开(公告)号:EP0548351B1

    公开(公告)日:1998-11-25

    申请号:EP92916200.6

    申请日:1992-07-10

    发明人: BLANCHARD, Pierre

    摘要: Integrated circuits and their production are described. A method for producing very closely juxtaposed electrodes, such as those in charge-transfer shift registers, is provided, wherein a first film of polysilicon (14) is deposited and localized oxidation is performed over a narrow strip to divide the film into two electrodes (15 and 17), whereafter the oxidized area of the film between the two electrodes is completely deoxidized to form a hollowed space in which a third electrode (38) may be placed. Said third electrode, which is also made of polysilicon, is deposited once a thin insulating film has been formed on the sides of electrodes (15) and (17). Since the hollowed space between the first two electrodes is narrow, a raised polysilicon portion is obtained. Thus, when the silicon of the deposited film is etched, electrodes remain only on the areas which previously were raised. A third electrode which is very close to the first two is thereby formed and has no coating other than on the sides of the first two electrodes.

    CIRCUIT D'AMPLIFICATION A COMMANDE DE GAIN EXPONENTIELLE
    5.
    发明授权
    CIRCUIT D'AMPLIFICATION A COMMANDE DE GAIN EXPONENTIELLE 失效
    具有指数增益控制放大器电路。

    公开(公告)号:EP0524294B1

    公开(公告)日:1995-11-22

    申请号:EP92905353.6

    申请日:1992-01-31

    IPC分类号: H03G1/04 H03G7/00

    CPC分类号: H03G1/04 H03G7/001

    摘要: The circuit comprises two identical amplifiers (A1, A2), the first being the basic amplification cell of the circuit (input Ie, output Is), and the second recieving a reference signal (Iref). The output of the second amplifier, which is the product of the input (Iref) and the gain (G), is an input of an amplifier gain (G) control loop. This loop receives a reference voltage (Vc) to set the gain (G) as an exponential function of Vc. A high gain differential amplifier (AD) is the main component in this loop. The voltage differential between its inputs tends to be maintained at zero by the control loop. According to the invention, a logarithmic transfer function (LTF) component is placed in the loop between the output of the second amplifier (A2) and the input of the high gain differential amplifier (AD).

    Etage de sortie d'un circuit électrique
    8.
    发明公开
    Etage de sortie d'un circuit électrique 失效
    Ausgangsstoffefürelektrische Schaltung。

    公开(公告)号:EP0601927A1

    公开(公告)日:1994-06-15

    申请号:EP93402954.7

    申请日:1993-12-07

    IPC分类号: H03H7/01

    摘要: L'invention concerne un étage d'adaptation ou de réjection de fréquences en sortie d'un circuit électronique travaillant à au moins trois fréquences.
    Ce circuit comprend normalement des réseaux d'adaptation et de réjection (C₁ L₁, C₂ L₂), qui sont calculés pour correspondre, chacun, à une fréquence donnée (F1, F3). Selon l'invention, au moins deux réseaux (C₁ L₁, C₂ L₂) sont combinés pour que leur combinaison corresponde à une troisième fréquence (F2).
    Application aux circuits hyperfréquences.

    摘要翻译: 本发明涉及在至少三个频率工作的电子电路的输出处的匹配或频率抑制级。 该电路通常包括匹配和拒绝网络(C1,L1,C2,L2),它们按照给定频率(F1,F3)的顺序计算。 根据本发明,组合至少两个网络(C1,L1,C2,L2)使得它们的组合对应于第三频率(F2)。 应用于UHF电路。

    Dispositif semiconducteur à transistors complémentaires
    9.
    发明公开
    Dispositif semiconducteur à transistors complémentaires 失效
    Halbleiterbauteil mitkomplementärenTransistoren。

    公开(公告)号:EP0565435A1

    公开(公告)日:1993-10-13

    申请号:EP93400893.9

    申请日:1993-04-06

    IPC分类号: H01L27/06 H01L29/76 H01L29/36

    摘要: L'invention décrit un système à au moins deux transistors complémentaires, à canaux n et p, mais comportant une hétérostructure entre matériaux III-V.
    Afin d'équilibrer les tensions de seuils dans les deux canaux n (2 DEG) et p (2GHG), au moins deux plans de dopage p (19) et n (20) sont inclus dans deux couches de l'hérostruc- ture, à des niveaux compris entre les canaux (2 DEG, 2 DHG) et les électrodes de grilles (7,8). Le plan de dopage n (20) est ensuite supprimé par gravure localisée à l'aplomb du transistor à canal p.
    Application à la logique rapide.

    摘要翻译: 本发明描述了具有至少两个具有n和p沟道的互补晶体管,但包括III-V材料之间的异质结构的系统。 为了平衡两个通道n(2°)和p(2 GHG)中的阈值电压,至少两个掺杂平面,即p掺杂平面(19)和n掺杂平面(20)包括在两层 (2°,2 DHG)和栅电极(7,8)之间的水平。 随后通过p沟道晶体管的局部蚀刻铅垂除去n掺杂平面(20)。 应用于快速逻辑。