-
">1.发明公开
公开(公告)号：EP1014439A1
公开(公告)日：2000-06-28
申请号：EP99402414.9
申请日：1999-10-01
发明人： Alieu, Jérome , Lair, Christophe , Haond, Michel
IPC分类号： H01L21/768 , H01L23/522
CPC分类号： H01L23/5222 , H01L21/7682 , H01L2924/0002 , H01L2924/00
摘要： Le procédé comprend le dépôt de germanium polycristallin (12) dans les espaces inter-connexions entre des éléments métalliques conducteurs (11) et l'élimination du germanium pour former des espaces inter-connexions remplis d'air (15).
Application à la fabrication de circuits intégrés.-
2.发明授权
公开(公告)号：EP1014439B1
公开(公告)日：2007-03-07
申请号：EP99402414.9
申请日：1999-10-01
发明人： Alieu, Jérome , Lair, Christophe , Haond, Michel
IPC分类号： H01L21/768 , H01L23/522
CPC分类号： H01L23/5222 , H01L21/7682 , H01L2924/0002 , H01L2924/00
-
3.发明授权Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication 失效薄膜MOS晶体管，其中所述沟道区连接到源极，以及制造方法。
公开(公告)号：EP0414618B1
公开(公告)日：1995-03-15
申请号：EP90420286.8
申请日：1990-06-18
申请人： FRANCE TELECOM
发明人： Haond, Michel
IPC分类号： H01L29/786 , H01L29/84 , H01L27/088
CPC分类号： H01L29/66772 , H01L21/86 , H01L29/78615 , H01L29/78654 , Y10S257/901
-
4.发明公开Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication 失效薄膜MOS晶体管，其中所述沟道区连接到源极，以及制造方法。
公开(公告)号：EP0414618A1
公开(公告)日：1991-02-27
申请号：EP90420286.8
申请日：1990-06-18
申请人： FRANCE TELECOM
发明人： Haond, Michel
IPC分类号： H01L29/786 , H01L29/84 , H01L27/088
CPC分类号： H01L29/66772 , H01L21/86 , H01L29/78615 , H01L29/78654 , Y10S257/901
摘要： La présente invention concerne un transistor MOS formé dans une portion isolée d'une couche mince de silicium monocristallinsur isolant, comprenant au moins une bande latérale (13,14) fortement dopée du type de conductivité du caisson (3) dans lequel se forme la région de canal, cette bande s'étendant le long du bord du caisson etdu bord de la région de source (5), et étant mise en court-circuit avec la région de source par la couche conductrice de source (11).
摘要翻译： 本发明涉及到对绝缘体上单晶硅的薄层的绝缘部分形成在MOS晶体管，其包括重掺杂有隔室的导电性的类型的至少一个侧带（13，14）（3），其 沟道区域形成，这条沿着隔室的边缘与所述源极区（5）的边缘延伸，并且由源极导电层（11）中的短路被置于与所述源极区域。 ...
... -
5.发明公开Procédé de réalisation d'interconnexions métalliques isolées dans des circuits intégrés 审中-公开一种用于生产集成电路绝缘金属互连线的过程
公开(公告)号：EP1111669A1
公开(公告)日：2001-06-27
申请号：EP00410161.4
申请日：2000-12-22
发明人： Torres, Joaquim , Gayet, Philippe , Haond, Michel
IPC分类号： H01L21/768
CPC分类号： H01L21/7682 , H01L21/31695 , H01L23/5222 , H01L2924/0002 , H01L2924/00
摘要： L'invention concerne un procédé de formation d'un niveau de métallisation d'un circuit intégré comprenant les étapes consistant à former des zones métalliques (11, 12, 13, 14) d'un niveau de métallisation séparées latéralement par une première couche isolante (6), éliminer la première couche isolante, déposer une deuxième couche isolante (24) de façon non conforme de sorte qu'il se forme des lacunes entre des zones métalliques voisines, ou bien de façon à obtenir une couche poreuse. L'élimination de la première couche isolante (6) est effectuée à travers un masque (16) de façon à laisser en place des zones de garde (21) de la première couche isolante autour des parties des zones métalliques destinées à être contactées par un via traversant la deuxième couche isolante.
-
6.发明授权
公开(公告)号：EP0413645B1
公开(公告)日：1995-07-12
申请号：EP90420374.2
申请日：1990-08-09
申请人： FRANCE TELECOM
发明人： Haond, Michel , Galvier, Jean
IPC分类号： H01L21/336 , H01L21/84 , H01L29/772
CPC分类号： H01L29/66772 , H01L21/32139 , H01L21/84 , Y10S148/051 , Y10S148/161 , Y10S438/978
-
7.发明授权Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites 失效一种用于通过浅，宽沟不是装置在一个半导体基板隔离区域activer方法
公开(公告)号：EP0673061B1
公开(公告)日：2002-09-11
申请号：EP95400514.6
申请日：1995-03-10
申请人： FRANCE TELECOM
发明人： Paoli, Maryse , Brouquet, Pierre , Haond, Michel
IPC分类号： H01L21/76
CPC分类号： H01L21/76205 , Y10S148/133
-
8.发明公开Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites, et dispositif correspondant 失效一种用于通过浅，宽沟的手段在半导体衬底隔离activer区和不对应的排列方法。
公开(公告)号：EP0673061A1
公开(公告)日：1995-09-20
申请号：EP95400514.6
申请日：1995-03-10
申请人： FRANCE TELECOM
发明人： Paoli, Maryse , Brouquet, Pierre , Haond, Michel
IPC分类号： H01L21/76
CPC分类号： H01L21/76205 , Y10S148/133
摘要： Le dispositif semi-conducteur comprend au sein d'un substrat semi-conducteur (1) au moins une région prédéterminée de substrat (6) destinée à former ultérieurement une zone active, découverte au niveau de sa surface supérieure et située entre des tranchées latérales (7) contenant un matériau isolant comportant une couche d'un premier oxyde dit d'aplanissement (9) et au moins une couche sous-jacente d'un deuxième oxyde isolant (8) dit conforme. Le matériau isolant peut former, de part et d'autre de ladite région prédéterminée découverte du substrat (6), une bosse (16) sur la surface supérieure plane du dispositif (D), inférieure à 1000 Å.
摘要翻译： 这将在后面预期半导体衬底包括：（1）具有中心区域（6）全部以成为有源区。 基板是由两个层（7）含绝缘材料的覆盖。 此besteht氧化物材料的两个层（8,9）的。 绝缘材料形成的凸台（16），投影装置的主表面的平面的上方，投射小于1000个埃。
-
9.发明公开
公开(公告)号：EP0487380A1
公开(公告)日：1992-05-27
申请号：EP91403055.6
申请日：1991-11-14
申请人： FRANCE TELECOM
发明人： Haond, Michel
IPC分类号： H01L21/033 , H01L21/308 , H01L21/28
CPC分类号： H01L21/28114 , H01L21/0335 , H01L21/3081 , H01L21/3085
摘要： L'invention concerne un procédé de gravure d'une couche de circuit intégré à profondeur fixée.
Le procédé consiste à déposer sur la couche à graver 1 une couche protectrice formant couche d'arrêt 2, puis sur celle-ci une couche de référence 3, en matériau compatible avec celui de la couche à graver 1, l'épaisseur de la couche de référence 3 étant proportionnelle à la profondeur de la gravure à réaliser. Un masque 4 est appliqué sur la couche de référence 3 et la gravure de cette couche est effectuée par attaque chimique jusqu'à la rencontre de la couche d'arrêt 2. Après suppression du masque 4 et de la couche d'arrêt 2, dans la zone de gravure, la couche de référence 3 et la couche de matériau à graver 1 sont soumises simultanément à une attaque chimique, jusqu'à la rencontre de la couche d'arrêt 2. Une gravure aux dimensions planes de la gravure de la couche de référence 3, et de profondeur proportionnelle à l'épaisseur de la couche de référence 3, est ainsi créée.
Application à la gravure de couches de circuit intégré ou à la création d'éléments en forme de T inversé.摘要翻译： 在沉积层上的方法，besteht待蚀刻1保护层上形成停止层2，然后对后者的参考层3的材料兼容做的层的要被蚀刻1，参考层的厚度 3正比于蚀刻的深度来制造。 掩模4施加参考层3上并且该层的蚀刻通过化学侵蚀遇到停止层2，直到开展。 去除掩模4和停止层2之后，在蚀刻区域中，基准层3和材料层被蚀刻1同时进行化学侵蚀，在遇到停止层2，直到。 蚀刻到参考层3，和所有这些的深度的蚀刻的平面尺寸是正比于参考层3的厚度，因此，创建的。 应用到集成电路层的蚀刻或创造具有倒T形元件。
-
10.发明公开
公开(公告)号：EP0413645A1
公开(公告)日：1991-02-20
申请号：EP90420374.2
申请日：1990-08-09
申请人： FRANCE TELECOM
发明人： Haond, Michel , Galvier, Jean
IPC分类号： H01L21/336 , H01L21/84 , H01L29/772
CPC分类号： H01L29/66772 , H01L21/32139 , H01L21/84 , Y10S148/051 , Y10S148/161 , Y10S438/978
摘要： La présente invention concerne un procédé de fabrication d'un transistor MOS formé dans un pavé de silicium sur isolant à flancs arrondis convexes, consistant initialement à découper le pavé dans une couche mince de silicium monocristallin sur isolant. Dans ce procédé la découpe du pavé comprend les étapes suivantes : former à l'emplacement où l'on veut obtenir le pavé une portion de couche de masquage (3) d'une épaisseur légèrement supérieure à celle de la couche mince de silicium sur isolant ; déposer une deuxième couche de silicium (11) d'une épaisseur prédéterminée ; et soumettre le système à une gravure anisotrope jusqu'à ce que l'isolant soit apparent en dehors de la portion de couche de masquage.
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.013 秒)
