公开(公告)号：EP4020280A1

公开(公告)日：2022-06-29

申请号：EP21198442.2

申请日：2021-09-23

申请人： INTEL Corporation

发明人： Pokam, Gilles ,  Mallick, Asit ,  Dixon, Martin ,  Chynoweth, Michael

IPC分类号： G06F21/55

摘要： Embodiments for dynamically mitigating speculation vulnerabilities are disclosed. In an embodiment, an apparatus includes speculation vulnerability mitigation hardware and speculation vulnerability detection hardware. The speculation vulnerability mitigation hardware is to implement one or more of a plurality of speculation vulnerability mitigation mechanisms. The speculation vulnerability detection hardware to detect vulnerability to a speculative execution attack and to provide to software an indication of speculative execution attack vulnerability.

公开(公告)号：EP2818974B1

公开(公告)日：2019-10-16

申请号：EP14174594.3

申请日：2014-06-26

申请人： Intel Corporation

发明人： Rash, William ,  Dixon, Martin ,  Santiago, Yazmin

IPC分类号： G06F1/32

公开(公告)号：EP2852088B1

公开(公告)日：2019-02-06

申请号：EP14169143.6

申请日：2008-03-25

申请人： Intel Corporation

发明人： Gueron, Shay ,  Feghali, Wajdi ,  Gopal, Vinodh ,  Raghunandan, Makaram ,  Dixon, Martin ,  Chennupaty, Srinivas ,  Kounavis, Michael

IPC分类号： H04L9/06 ,  H04L9/08 ,  G06F3/06 ,  G06F9/30 ,  G06F9/38 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/14 ,  G06F21/60 ,  G11C7/10

公开(公告)号：EP2852088A1

公开(公告)日：2015-03-25

申请号：EP14169143.6

申请日：2008-03-25

申请人： Intel Corporation

发明人： Gueron, Shay ,  Feghali, Wajdi ,  Gopal, Vinodh ,  Raghunandan, Makaram ,  Dixon, Martin ,  Chennupaty, Srinivas ,  Kounavis, Michael

IPC分类号： H04L9/06 ,  H04L9/08

CPC分类号： H04L9/0631 ,  G06F3/0623 ,  G06F3/0665 ,  G06F3/0689 ,  G06F9/30007 ,  G06F9/30036 ,  G06F9/30047 ,  G06F9/30145 ,  G06F9/30178 ,  G06F9/3802 ,  G06F9/3818 ,  G06F9/3887 ,  G06F9/3895 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1408 ,  G06F21/602 ,  G06F2212/1052 ,  G06F2212/402 ,  G06F2212/452 ,  G06F2212/454 ,  G06F2212/602 ,  G11C7/1072 ,  H04L9/0816 ,  H04L9/0861 ,  H04L2209/12 ,  H04L2209/24

摘要： Methods and devices for use with the advanced encryption standard (AES) are presented including a processor comprising a decode unit to decode a single round encryption instruction to perform an AES single round encryption operation, wherein the single round encryption instruction specifies a destination register to store 128-bit input data and a source register to store a 128-bit round key; and an execution unit to execute micro-operations based on the single round encryption instruction, wherein the execution unit is to receive the 128-bit input data and the 128-bit round key, and wherein the execution unit is to perform the AES single round encryption operation on the 128-bit input data using the round key and to store 128-bit result data in the destination register.

摘要翻译： 提供了与高级加密标准（AES）一起使用的方法和装置，包括：处理器，包括解码单元，用于解码单循环加密指令以执行AES单循环加密操作，其中单轮加密指令指定目的地寄存器以存储 128位输入数据和源寄存器，用于存储128位圆键; 以及执行单元，用于基于所述单轮加密指令执行微操作，其中所述执行单元将接收所述128位输入数据和所述128位循环密钥，并且其中所述执行单元执行所述AES单回合 使用循环密钥对128位输入数据进行加密操作，并将128位结果数据存储在目标寄存器中。

公开(公告)号：EP2818974A1

公开(公告)日：2014-12-31

申请号：EP14174594.3

申请日：2014-06-26

申请人： Intel Corporation

发明人： Rash, William ,  Dixon, Martin ,  Santiago, Yazmin

IPC分类号： G06F1/32

摘要： In an embodiment, a processor includes a plurality of cores. Each core includes a core power unit to detect one or more power management events, and in response to the one or more power management events, initiate a protected power management mode in the core. Software interrupts to the core may be disabled during the protected power management mode. The core is to execute power management code during the protected power management mode. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，处理器包括多个核心。 每个核心包括用于检测一个或多个电力管理事件的核心电力单元，并且响应于一个或多个电力管理事件，在核心中发起受保护的电力管理模式。 在受保护的电源管理模式下，可能会禁用到内核的软件中断。 核心是在受保护的电源管理模式下执行电源管理代码。 描述和要求保护其他实施例。

公开(公告)号：EP4016313A1

公开(公告)日：2022-06-22

申请号：EP21195421.9

申请日：2021-09-08

申请人： Intel Corporation

发明人： Gomes, Wilfred ,  Dixon, Martin ,  Sharma, Abhishek Anil

IPC分类号： G06F12/1009

摘要： An embodiment of an apparatus may include a processor, memory communicatively coupled to the processor, and circuitry communicatively coupled to the processor and the memory, the circuitry to manage a portion of the memory as hidden memory outside a range of physical memory accessible by user applications, and control access to the hidden memory from the processor with hidden page tables. Other embodiments are disclosed and claimed.