公开(公告)号：EP3188234B1

公开(公告)日：2020-10-21

申请号：EP16166144.2

申请日：2016-04-20

申请人： STMicroelectronics (Crolles 2) SAS

发明人： PIAZZA, Fausto ,  LAGRASTA, Sebastien ,  BIANCHI, Raul Andres ,  JEANNOT, Simon

IPC分类号： H01L27/06 ,  H01L27/11546 ,  H01L29/66 ,  H01L21/28 ,  H01L49/02 ,  H01L29/49 ,  H01L21/8234 ,  H01L27/11541

公开(公告)号：EP4125141A1

公开(公告)日：2023-02-01

申请号：EP22187449.8

申请日：2022-07-28

申请人： STMicroelectronics (Crolles 2) SAS ,  STMicroelectronics S.r.l.

发明人： CAPPELLETTI, Paolo Giuseppe ,  PIAZZA, Fausto ,  REDAELLI, Andrea

IPC分类号： H01L45/00 ,  H01L27/24

摘要： La présente description concerne une cellule mémoire comprenant un substrat comprenant une région semiconductrice (17) et une région isolante (16), une première couche isolante (18) et une deuxième couche (28) d'un matériau à changement de phase reposant sur la première couche isolante (18), la première couche isolante (18) étant traversée par des premier (24) et deuxième (26) vias conducteurs, le premier via conducteur étant en contact, par une extrémité, avec la première couche (28) et, par une autre extrémité, avec la région semiconductrice (17), le deuxième via conducteur (26) étant en contact, par une extrémité, avec la première couche (28) et une piste conductrice (32) d'un réseau d'interconnexions recouvrant la première couche et, par une autre extrémité, seulement avec la région isolante.

公开(公告)号：EP3188234A1

公开(公告)日：2017-07-05

申请号：EP16166144.2

申请日：2016-04-20

申请人： STMicroelectronics (Crolles 2) SAS

发明人： PIAZZA, Fausto ,  LAGRASTA, Sebastien ,  BIANCHI, Raul Andres ,  JEANNOT, Simon

IPC分类号： H01L27/06 ,  H01L27/11546 ,  H01L29/66 ,  H01L21/8234 ,  H01L27/11541

摘要： L'invention concerne un circuit intégré comprenant un transistor MOS haute tension, HV, et au moins un condensateur, CAPA, dans lequel :
l'empilement de grille (11) du transistor HV comporte une première couche isolante (5, 7) reposant sur une couche semiconductrice (1) et revêtue d'un premier silicium polycristallin (9) ;
le condensateur CAPA comporte une première électrode (13) en le premier silicium polycristallin, et une deuxième électrode (25) en un deuxième silicium polycristallin (23) reposant au moins en partie sur la première électrode, un isolant (15, 17, 19) séparant la deuxième électrode de la couche semiconductrice et de la première électrode ;
des premiers espaceurs en oxyde de silicium (39) bordent latéralement la deuxième électrode (25) et l'empilement de grille (11) du transistor HV ; et
des deuxièmes espaceurs en nitrure de silicium (41) bordent les premiers espaceurs (39).

摘要翻译： 包括高压MOS晶体管，HV，和至少一个电容器，CAPA，其中集成电路：在HV晶体管的栅极堆叠（11）包括第一绝缘层（5,7）靠在 半导体层（1）并涂有第一多晶硅（9）; CAPA电容器包括在所述第一多晶硅的第一电极（13），并且在第二多晶硅在第一电极上休息至少部分的第二电极（25）（23），绝缘体（15，17，19） 从半导体层和第一电极分离第二电极; 第一氧化硅间隔物（39）横向地界定HV晶体管的第二电极（25）和栅极叠层（11）; 和第二氮化硅间隔物（41）排列第一间隔物（39）。