利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

23 条记录 (耗时 0.018 秒)

    Schaltungsanordnung zur Taktregenerierung in taktgesteuerten Informationsverarbeitungsanlagen
    4.
    发明公开
    Schaltungsanordnung zur Taktregenerierung in taktgesteuerten Informationsverarbeitungsanlagen 失效
    时钟信号处理系统的时钟再生电路

    公开(公告)号：EP0429850A3

    公开(公告)日：1991-09-11

    申请号：EP90120323.2

    申请日：1990-10-23

    申请人： SIEMENS AKTIENGESELLSCHAFT

    发明人： Nagler, Werner, Dipl.-Ing. ,  Schmidt, Lothar, Ing.

    IPC分类号： H03K3/033 ,  H03K5/01

    CPC分类号： H03K3/033 ,  H03K5/01

    摘要： Anschlußgruppen sind aus Sicherheitsgründen gedoppelt vorhanden. Damit kann die Durchschaltung der Eingangsleitungen zum Koppelfeld über unterschiedliche Signalwege verlaufen. Zur Vermeidung von Störungen beim Umschalten werden die betreffenden Schnittstellen mit Ausgleichsspeicher versehen. Die darin enthaltenen Daten werden mit einem einheitlichen Takt phasen- und rahmensynchron ein- bzw. ausgelesen. Dieser einheitliche Takt wird aus dem EWSD-Basistakt gewonnen. Aufgrund von Laufzeitverzerrungen und Bauteiletoleranzen muß dieser Basistakt, bevor er an den Ausgleichsspeicher anliegt, durch die erfindungsgemäße Schaltungsanordnung regeneriert werden.

    Pulse generator
    6.
    发明公开
    Pulse generator 失效
    Impulsgenerator。

    公开(公告)号：EP0502732A1

    公开(公告)日：1992-09-09

    申请号：EP92301898.0

    申请日：1992-03-05

    申请人： ADVANCED MICRO DEVICES, INC.

    发明人： Hattangadi, Rajiv M.

    IPC分类号： H03K5/135 ,  H03K5/05 ,  H03K3/033

    CPC分类号： H03K5/135 ,  G06F1/12 ,  H03K5/05

    摘要： A pulse generator for generating an output pulse which is synchronized to an internal clock pulse includes a detector latch circuit (24), a master latch (12), a clocked latch (14), a first clocked half-latch (16), and an output logic circuit (18). The detector latch (24) is responsive only to the positive edge of the asynchronous pulse of a varying width for generating a trigger signal which is latched to a low logic level. The master latch (12) is responsive to the trigger signal for generating a first latched signal which is latched to a high logic level. The clocked latch means (14) is responsive to the first latched signal and a first internal clock pulse signal for generating a second latched signal which is latched to a high logic level. The first clocked half-latch (16) is responsive to the second latched signal and a second internal clock pulse signal for generating a control signal. The output logic circuit (18) is responsive to the first internal clock pulse signal and the control signal for generating an output pulse signal which is synchronized to the first internal clock pulse signal when the control signal is at a low logic level. A clearing circuit (19) is provided and is responsive to the control signal and the first internal clock pulse signal for generating a clearing signal which resets the first latched signal to a low logic level at the output of the master latch.

    摘要翻译： 用于产生与内部时钟脉冲同步的输出脉冲的脉冲发生器包括检测器锁存电路（24），主锁存器（12），时钟锁存器（14），第一时钟半锁存器（16）和 输出逻辑电路（18）。 检测器锁存器（24）仅响应于变化宽度的异步脉冲的上升沿，以产生锁存到低逻辑电平的触发信号。 主锁存器（12）响应于触发信号以产生锁存到高逻辑电平的第一锁存信号。 时钟锁存装置（14）响应于第一锁存信号和第一内部时钟脉冲信号，用于产生锁存到高逻辑电平的第二锁存信号。 第一时钟半锁存器（16）响应于第二锁存信号和用于产生控制信号的第二内部时钟脉冲信号。 当控制信号处于低逻辑电平时，输出逻辑电路（18）响应于第一内部时钟脉冲信号和控制信号，用于产生与第一内部时钟脉冲信号同步的输出脉冲信号。 提供一个清除电路（19），并且响应于控制信号和第一内部时钟脉冲信号，用于产生一个清除信号，该清除信号使第一锁存信号在主锁存器的输出处复位成低逻辑电平。

    Semiconductor circuit
    7.
    发明公开
    Semiconductor circuit 失效
    半导体电路。

    公开(公告)号：EP0176226A2

    公开(公告)日：1986-04-02

    申请号：EP85305971.5

    申请日：1985-08-22

    申请人： FUJITSU LIMITED

    发明人： Suzuki, Atsushi

    IPC分类号： H03K3/033

    CPC分类号： H03K3/033 ,  H03K3/355

    摘要： A semiconductor circuit for generating a pulse with a constant pulse width regardless of the pulse widths of the input signals, including a pulse-width fixing circuit (WC) for latching the output signal of a gate circuit when an input signal received by the gate circuit changes and for resetting the latching a predetermined time after the latching.

    Single shot multivibrator
    8.
    发明公开
    Single shot multivibrator 失效
    单稳态多谐振荡器。

    公开(公告)号：EP0087510A1

    公开(公告)日：1983-09-07

    申请号：EP82111119.2

    申请日：1982-12-02

    申请人： International Business Machines Corporation

    发明人： Eardley, David Barry

    IPC分类号： H03K3/033

    CPC分类号： H03K3/033

    摘要： A multivibrator comprising two inverting OR circuits (1', 2') connected in closed loop configuration by a cascaded series of delaying elements (11, 12, 13) some of which are partially bypassed at selected locations so as to reduce the recovery time of the multivibrator. The delaying elements comprise one or more inverting OR circuits (13) positioned at the selected locations with the remainder being simple inverting circuits. Although the output pulse width of the multivibrator is determined by the total delay of the cascaded units, the recovery time is made a fraction thereof, depending upon the number and the locations of the bypasses.

    摘要翻译： 一种多谐振荡器，包括通过级联的一系列延迟元件（11,12,13）以闭环配置连接的两个反相OR电路（1分钟，2分钟），其中一些延迟元件在选定位置被部分旁路以便减少恢复时间 多谐振荡器。 延迟元件包括位于选定位置的一个或多个反相OR电路（13），其余部分是简单的反相电路。 尽管多谐振荡器的输出脉冲宽度由级联单元的总延迟确定，但是根据旁路的数量和位置，恢复时间是其一部分。

    Elektrischer Impulsgenerator und Verfahren zum Erzeugen von kurzen elektrischen Impulsen
    10.
    发明公开
    Elektrischer Impulsgenerator und Verfahren zum Erzeugen von kurzen elektrischen Impulsen 有权
    用于产生的电短脉冲电脉冲发生器和方法

    公开(公告)号：EP1528679A3

    公开(公告)日：2005-05-11

    申请号：EP04021102.1

    申请日：2004-09-06

    申请人： KROHNE MESSTECHNIK GMBH & CO. KG

    发明人： Gerding, Michael ,  Schiek, Burkhard ,  Musch, Thomas

    IPC分类号： H03K3/033

    CPC分类号： H03K5/12 ,  H03K5/07 ,  H03K5/08

    摘要： Dargestellt und beschrieben sind ein elektrischer Impulsgenerator sowie ein Verfahren zum Erzeugen von kurzen elektrischen Impulsen. Dabei weist der erfindungsgemäße Impulsgenerator auf: eine Ansteuereinrichtung (1) zum Erzeugen eines Ansteuerimpulses, eine Transistorstufe (2) mit einem Bipolartransistor, der der Ansteuerimpuls zugeführt wird und von der daraufhin unter Ausnutzung des Speicherschalteffekts des Bipolartransistors ein Ausgangssignal mit steiler Abschaltflanke ausgegeben wird, und eine Differenzierstufe (3), der das Ausgangssignal mit steiler Abschaltflanke zugeführt wird und von der daraufhin kurze Primärimpulse ausgegeben werden. Weiterhin kann eine Clipping-Einrichtung (4) vorgesehen sein, der die kurzen Primärimpulse zugeführt werden, wobei die Clipping-Einrichtung (4) aus den kurzen Primärimpulsen vorbestimmte Impulsanteile entfernt und eine kurzes Impulssignals ausgibt, das insbesondere ein monopolares Signal sein kann. Damit wird die Aufgabe gelöst, einen solchen elektrischen Impulsgenerator zur Verfügung zu stellen, der kostengünstig, technisch unanfällig und vielseitig verwendbar ist.