公开(公告)号：JP5748164B2

公开(公告)日：2015-07-15

申请号：JP2013542036

申请日：2011-11-17

Applicant: レイディアント テクノロジーズ,インコーポレイテッド ,  RADIANT TECHNOLOGIES,INC.

Inventor： エヴァンズ,ジョセフ,ティー ,  ウォード,カルヴィン,ビー.

IPC: G11C11/22

CPC classification number: G11C11/221 ,  G11C11/2259 ,  G11C11/2273 ,  G11C11/2275 ,  G11C11/5657 ,  G11C27/005 ,  G11C11/2293

公开(公告)号：JP2013530482A

公开(公告)日：2013-07-25

申请号：JP2013514146

申请日：2010-06-11

Applicant: レイディアント テクノロジーズ,インコーポレイテッドRadiant Technologies,Inc.

Inventor： エヴァンズ，ジョセフ，テイト

IPC: G11C11/22

CPC classification number: G11C11/22 ,  G11C11/221

Abstract: 強誘電体キャパシタ、可変インピーダンス素子および導電性負荷を含むメモリセルが開示される。 第１および第２の分極状態を特徴とする強誘電体キャパシタは、制御端子と第１のスイッチ端子との間に接続される。 可変インピーダンス素子は、制御端子上の信号によって決定される、第１および第２のスイッチ端子間のインピーダンスを有する。 導電性負荷は、第１の電力端子と第１のスイッチ端子との間に接続される。 第２のスイッチ端子は、第２の電力端子に接続される。 電位差が、第１および第２の電力端子間に印加された場合に、第１のスイッチ端子上の電位は、強誘電体キャパシタの分極状態によって決定された方法で変化する。
【選択図】図１

公开(公告)号：JP2011054219A

公开(公告)日：2011-03-17

申请号：JP2009199536

申请日：2009-08-31

Applicant: Toshiba Corp ,  株式会社東芝

Inventor： TAKIZAWA RYOSUKE

IPC: G11C11/22

CPC classification number: G11C11/221 ,  G11C5/143 ,  G11C8/06 ,  G11C8/12 ,  G11C8/18 ,  G11C11/22

Abstract: PROBLEM TO BE SOLVED: To provide a ferroelectric memory comprising a DDR interface which improves data maintainability at instantaneous power interruption, and to provide a memory system.
SOLUTION: When a source voltage is less than a predetermined value V down, power-interruption notification is transmitted to the ferroelectric memory by using a CKE pin of a DDR interface. When the power-interruption notification is transmitted, after the completion of reading data from a memory cell to a sense amplifier circuit, data held in the sense amplifier circuit is written back to the memory cell.
COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：提供一种包括DDR接口的铁电存储器，其提高瞬时电源中断时的数据可维护性并提供存储器系统。 解决方案：当源电压小于预定值V down时，通过使用DDR接口的CKE引脚将功率中断通知发送到铁电存储器。 当发送电源中断通知时，在从存储器单元读取数据到读出放大器电路完成读取数据之后，保持在读出放大器电路中的数据被写回存储单元。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JPWO2006134663A1

公开(公告)日：2009-01-08

申请号：JP2007521049

申请日：2005-06-17

Applicant: 富士通マイクロエレクトロニクス株式会社

Inventor： 文生 王 ,  文生 王

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L27/11502 ,  G11C11/221 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65 ,  H01L28/75

Abstract: 半導体基板(10)の上方に、強誘電体キャパシタを形成した後に、強誘電体キャパシタを覆う層間絶縁膜(48、50、52)を形成する。次に、層間絶縁膜(48、50、52)に、上部電極(40)まで到達するコンタクトホール(54)を形成する。次いで、層間絶縁膜(48、50、52)上に、コンタクトホール(54)を介して上部電極(40)に電気的に接続される配線(58)を形成する。上部電極(40)を形成するに当たり、導電性酸化物膜(40a、40b)を形成した後に、導電性酸化物膜(40a、40b)上にPtよりも触媒作用が小さい貴金属からなり、厚さが150nm以下であるキャップ膜(40c)を形成する。

公开(公告)号：JP2006278550A

公开(公告)日：2006-10-12

申请号：JP2005092944

申请日：2005-03-28

Applicant: Fujitsu Ltd ,  富士通株式会社

Inventor： O FUMIO

IPC: H01L27/105 ,  H01L21/8246

CPC classification number: H01L28/65 ,  G11C11/22 ,  G11C11/221 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/57

Abstract: PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device capable of satisfactorily extracting characteristics of a ferroelectric film even if it is made thin.
SOLUTION: After a lower electrode film 9 is formed, the ferroelectric film 10 is formed on the lower electrode film 9. Then, the ferroelectric film 10 is crystallized by subjecting the ferroelectric film 10 to heat treatment in an oxygen atmosphere. Further, an upper electrode film 11 is formed on the ferroelectric film 10. Upon the heat treatment (crystallization annealing), a flow rate of oxidative gas is assumed to be 10 sccm to 100 sccm.
COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 解决的问题：提供能够令人满意地提取铁电体膜的特性的半导体器件的制造方法，即使其变薄。 解决方案：在形成下电极膜9之后，在下电极膜9上形成强电介质膜10.然后，通过对铁电体膜10在氧气氛中进行热处理，使铁电体膜10结晶化。 此外，在强电介质膜10上形成上电极膜11.在进行热处理（结晶退火）时，假设氧化气体的流量为10sccm〜100sccm。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：JP2005294452A

公开(公告)日：2005-10-20

申请号：JP2004105975

申请日：2004-03-31

Applicant: Fujitsu Ltd ,  富士通株式会社

Inventor： KONDO MASAO ,  KURIHARA KAZUAKI

IPC: H01L27/04 ,  G02F1/035 ,  G02F1/05 ,  H01L21/00 ,  H01L21/316 ,  H01L21/822 ,  H01L21/8246 ,  H01L27/105 ,  H01L29/51 ,  H01L29/78 ,  H01L29/84 ,  H01L41/08 ,  H01L41/09 ,  H01L41/18 ,  H01L41/187 ,  H01L41/22 ,  H01L41/29 ,  H01L41/316 ,  H01L41/317 ,  H01L41/319 ,  H01L41/39 ,  H03H9/02 ,  H03H9/145 ,  H03H9/25 ,  H01L41/24

CPC classification number: G11C11/22 ,  G02F1/035 ,  G02F1/0508 ,  G11C11/221 ,  H01L21/31691 ,  H01L29/516 ,  H01L29/78391 ,  H01L41/0815 ,  H01L41/1876 ,  H01L41/316 ,  H01L41/318 ,  H01L41/319 ,  H03H9/02574

Abstract: PROBLEM TO BE SOLVED: To provide a thin film laminate where a thin film having superior crystallinity, sufficient piezoelectricity, electrostriction property, ferroelectricity or electro-optical effect can epitaxially be grown, and to provide an actuator element using the thin film laminate, a filter element, a ferroelectric memory and an optical deflection element. SOLUTION: The thin film laminate 10 has a single crystal substrate 11, and a zirconium oxide film 12, a C-rare earth structure film 13 and a simple perovskite structure film 14, which are sequentially laminated on the single crystal substrate 11 with epitaxial growth. The C-rare earth structure film 13 of rare earth oxide having a crystal structure of a C-rare earth structure (cubic join) is formed on the zirconium oxide film 12. Thus, the simple perovskite structure film 14 consisting of metal oxide of the crystal structure having a simple perovskite lattice can be formed in plane orientation (001). The simple perovskite structure film 14 is rotated with respect to the C-rare earth structure film 13 by 45° with a crystal growth direction as a rotation axis so as to grow it. COPYRIGHT: (C)2006,JPO&NCIPI

Abstract translation: 要解决的问题：为了提供薄膜层压体，其中可以外延生长具有优异的结晶度，足够的压电性，电致伸缩特性，铁电性或电光效应的薄膜，并且提供使用薄膜层压体的致动器元件 滤波器元件，铁电存储器和光学偏转元件。 解决方案：薄膜层压体10具有单晶衬底11和依次层压在单晶衬底11上的氧化锆膜12，C稀土结构膜13和简单的钙钛矿结构膜14 外延生长。 在氧化锆膜12上形成具有C型稀土结构（立方结）的晶体结构的稀土类氧化物的C型稀土类结构膜13。因此，由金属氧化物构成的简单的钙钛矿结构膜14 具有简单的钙钛矿晶格的晶体结构可以以平面取向（001）形成。 简单的钙钛矿结构膜14相对于C稀土结构膜13旋转45°，以晶体生长方向为旋转轴，使其生长。 版权所有（C）2006，JPO＆NCIPI

公开(公告)号：KR20210033052A

公开(公告)日：2021-03-25

申请号：KR1020217007266A

申请日：2019-08-01

Applicant: 마이크론 테크놀로지, 인크

Inventor： 움베르토 디 빈센쪼 ,  페르디난도 베데쉬 ,  리카르도 무제토

IPC: G11C11/22 ,  G11C7/06

CPC classification number: G11C11/221 ,  G11C11/2273 ,  G11C11/2293 ,  G11C7/065

Abstract: 분할 커패시터를 갖는 감지 증폭기를 사용하여 메모리 셀을 판독하는 방법 및 디바이스가 설명된다. 감지 증폭기는 판독 동작의 특정 부분 동안 더 큰 정전용량을 제공하고 판독 동작의 다른 부분 동안 더 낮은 정전용량을 제공하도록 구성될 수 있는 제1 커패시터 및 제2 커패시터를 포함할 수 있다. 일부 경우에, 제1 커패시터 및 제2 커패시터는 더 높은 정전용량을 제공하기 위해 판독 동작의 제1 부분 동안 신호 노드와 전압 소스 사이에 병렬로 결합되도록 구성된다. 제1 커패시터는 제2 부분 동안 더 낮은 정전용량을 제공하기 위해 판독 동작의 제2 부분 동안 제2 커패시터로부터 분리될 수 있다.

公开(公告)号：JP6405612B2

公开(公告)日：2018-10-17

申请号：JP2013208503

申请日：2013-10-03

Applicant: 富士通セミコンダクター株式会社

Inventor： 平山 智久 ,  森田 敬三 ,  篠崎 直治

IPC: G06F11/10 ,  G11C11/22

CPC classification number: G11C11/2275 ,  G11C11/22 ,  G11C11/221 ,  G11C11/5657 ,  H03M13/09 ,  H03M13/1148 ,  H03M13/118 ,  H03M13/19

公开(公告)号：JP2018106773A

公开(公告)日：2018-07-05

申请号：JP2016253804

申请日：2016-12-27

Applicant: ラピスセミコンダクタ株式会社

Inventor： 山田 和志

IPC: G11C11/22

CPC classification number: G11C16/04 ,  G11C7/12 ,  G11C11/221 ,  G11C11/2255 ,  G11C11/2273 ,  G11C11/2297

Abstract: 【課題】強誘電体メモリのビット線の放電によるプレート線へのノイズの発生を抑制する。 【解決手段】一対のビット線BL k ,BLb k に蓄積されている電荷を放電する第1の放電回路142と、一対のビット線に蓄積されている電荷を放電させる第2の放電回路141と、第1及び第2の放電回路のうちの第2の放電回路だけを動作させる低速放電モード、第1及び第2の放電回路を共に動作させる高速放電モード、第1及び第2の放電回路を共に停止させる停止モードを選択的に実行する制御部と、を含む。 【選択図】図3

公开(公告)号：JP6273384B2

公开(公告)日：2018-01-31

申请号：JP2016571695

申请日：2015-06-03

Applicant: サビック グローバル テクノロジーズ ビー.ブイ.

Inventor： パク ジ ホン ,  アルシャリーフ フッサム エヌ. ,  カン モフド エイ. ,  オデー イハブ エヌ.

IPC: G11C11/22 ,  G11C11/36 ,  H01L29/43 ,  G11C11/56

CPC classification number: G11C11/2275 ,  G11C11/221 ,  G11C11/2273 ,  G11C11/2277 ,  G11C11/5657 ,  H01L27/11509 ,  H01L27/20