利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

440 条记录 (耗时 0.031 秒)

    記憶装置
    1.
    发明专利
    記憶装置 审中-公开

    公开(公告)号：JP2018137027A

    公开(公告)日：2018-08-30

    申请号：JP2017032548

    申请日：2017-02-23

    申请人： ソニーセミコンダクタソリューションズ株式会社

    发明人： 菅谷 文孝

    IPC分类号： G11C16/04 ,  H01L21/8246 ,  H01L27/105 ,  G11C11/22

    CPC分类号： G11C11/22 ,  G11C16/04 ,  H01L27/105

    摘要： 【課題】セルサイズを小さくすることができる記憶装置を得る。 【解決手段】本開示の記憶装置は、それぞれが、第1の拡散層と、第2の拡散層と、ゲートとを有し、閾値状態を記憶可能な第1のトランジスタおよび第2のトランジスタと、第1の信号線と、第2の信号線と、オン状態になることにより、第1の信号線と第1のトランジスタの第1の拡散層とを接続する第1のスイッチトランジスタと、オン状態になることにより、第1のトランジスタの第2の拡散層と第2のトランジスタの第1の拡散層とを接続する第2のスイッチトランジスタと、オン状態になることにより、第2のトランジスタの第2の拡散層と第2の信号線とを接続する第3のスイッチトランジスタとを備える。 【選択図】図2

    半導体記憶装置
    5.
    发明专利
    半導体記憶装置 审中-公开

    公开(公告)号：JP2017168661A

    公开(公告)日：2017-09-21

    申请号：JP2016053064

    申请日：2016-03-16

    申请人： 東芝メモリ株式会社

    发明人： 藤井 章輔 ,  山本 和彦

    IPC分类号： H01L45/00 ,  H01L49/00 ,  G11C13/00 ,  H01L27/105

    CPC分类号： H01L27/11582 ,  G11C16/04 ,  G11C16/0483 ,  G11C16/06 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  H01L23/5283 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L45/085 ,  G11C16/0433

    摘要： 【課題】記憶密度を向上できる半導体記憶装置を提供する。 【解決手段】実施形態によれば、半導体記憶装置は、半導体層と、複数の導電層と、複数の絶縁層と、中間層と、制御部と、を含む。半導体層は、第1方向に延び第1端部及び第2端部を含む。導電層及び絶縁層は、第1方向に沿って交互に設けられる。中間層は、導電層と半導体層との間に設けられる。制御部は、半導体層に第1電圧を印加し、第1導電層に第1電圧よりも高い第2電圧を印加し、他の導電層に第1電圧と第2電圧との間の第3電圧を印加する第1動作と、半導体層に第4電圧を印加し、第1導電層に第4電圧よりも低い第5電圧を印加し、他の導電層に第6電圧を印加し、第4電圧は第5、第6電圧の間である第2動作と、を実施する。第1動作後の第1、第2端部の間の電気抵抗は、第2動作後の電気抵抗よりも低い。 【選択図】図1

    電子値札の交換可能な電圧源用の締結装置
    6.
    发明专利
    電子値札の交換可能な電圧源用の締結装置 审中-公开
    用于电子价格标签交换电压源紧固装置

    公开(公告)号：JP2017502767A

    公开(公告)日：2017-01-26

    申请号：JP2016544499

    申请日：2014-12-08

    申请人： マリエラ ラベルズ オーワイ ,  マリエラ ラベルズ オーワイ

    发明人： スントホルム，ゴラン ,  カリオイネン，テロ ,  ヌルミ，アンティ

    IPC分类号： A47F5/00

    CPC分类号： G09F3/208 ,  G06K19/0706 ,  G06Q10/08 ,  G06Q30/0283 ,  G06Q50/28 ,  G09F3/10 ,  G09F3/20 ,  G11C16/04 ,  H01M2/1044 ,  H01M2220/30

    摘要： 電子値札と電子値札の交換可能な電圧源用の締結装置とであり、締結装置は、交換可能な電圧源(7)用の電子値札の本体部分(2)にある凹部(11)と、凹部との接続に適している第1の電気コネクタ部分(8)および第2の電気コネクタ部分(9)とを備える。締結装置は、接着面を備える少なくとも1つの締結手段(10)をさらに備える。交換可能な電圧源(7)は、接着面を備える締結手段(10)を用いて、電子値札に、たとえば、電子値札の本体部分(2)に、または、電子値札の裏面(5)に取り外し可能に締結されるように適合されている。【選択図】図2

    摘要翻译： 序列通过用于可交换电压源EPL和EPLS紧固装置，所述紧固装置包括在更换电压源（7）的主体部的电子价格标签的凹槽（11）（2），凹部 以及第一电连接器部分（8）和适于之间的连接（9）的第二电连接部分。 紧固装置还包括至少一个紧固装置包括粘合剂表面（10）。 可更换的电压源（7），使用的紧固装置，其包括粘合表面（10），电子价格标签，例如，取出电子价格标签（2）的主体部分，或者，电子价格标签的后表面（5）上 它能够适于被紧固。 .The

    不揮発性半導体記憶装置
    7.
    发明专利
    不揮発性半導体記憶装置 有权
    非易失半导体存储器件

    公开(公告)号：JP5951097B1

    公开(公告)日：2016-07-13

    申请号：JP2015211619

    申请日：2015-10-28

    申请人： 株式会社フローディア

    发明人： 大和田 福夫 ,  川嶋 泰彦 ,  吉田 信司 ,  谷口 泰弘 ,  櫻井 良多郎 ,  品川 裕 ,  葛西 秀男 ,  奥山 幸佑

    IPC分类号： H01L29/788 ,  H01L29/792 ,  H01L21/8247 ,  H01L27/115 ,  G11C16/04 ,  H01L21/336

    CPC分类号： G11C16/04 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

    摘要： 【課題】従来よりもデータ読み出し動作時に電圧変動により生じる読み出し誤動作を防止し得る不揮発性半導体記憶装置を提案する。 【解決手段】メモリセル形成部3aでは、ソース側選択ゲート電極SGとドレイン側選択ゲート電極DGとを切断可能な4つの電気的切断部13a,13b,13d,13c(13e,13f,13h,13g)を延設電極部15a(15b)の側壁に沿って設け、ソース側選択ゲート電極SGとドレイン側選択ゲート電極DGとを切断させる箇所を従来よりも増やしたので、その分、従来よりもデータ読み出し動作時に電圧変動により生じる読み出し誤動作を防止し得る。 【選択図】図4

    摘要翻译： 提出了一种能够防止在数据期间所造成的电压变动的读取故障的非易失性半导体存储装置读出比以前的操作。 在存储器单元形成区域3a，源极侧选择栅电极SG和漏极侧选择栅极电极DG，并允许切割四个电切割单元13A，13B，13D，13C（13E，13F，13H，13G ）沿着所述延伸的电极部分15a（15b）的侧壁设置，由于切割源极侧选择栅电极SG和漏极侧选择栅极电极DG比以前增大的部分，其量大于常规数据 它可以防止读操作期间所引起的电压波动读取故障。 点域4

    メモリセル、不揮発性半導体記憶装置およびメモリセルの書き込み方法
    8.
    发明专利
    メモリセル、不揮発性半導体記憶装置およびメモリセルの書き込み方法 有权
    存储单元，非易失性半导体存储器件和存储器写入方法

    公开(公告)号：JP2016127104A

    公开(公告)日：2016-07-11

    申请号：JP2014265869

    申请日：2014-12-26

    申请人： 株式会社フローディア

    发明人： 品川 裕 ,  川嶋 泰彦 ,  葛西 秀男 ,  櫻井 良多郎 ,  谷口 泰弘 ,  戸谷 達郎 ,  奥山 幸祐

    IPC分类号： H01L29/788 ,  H01L29/792 ,  H01L21/8247 ,  H01L27/115 ,  G11C16/04 ,  H01L21/336

    CPC分类号： G11C16/04 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

    摘要： 【課題】従来よりも高速動作を実現しつつ、周辺回路の面積も小さくするメモリセル及び不揮発性半導体記憶装置を提供する。 【解決手段】量子トンネル効果によって電荷蓄積層ECに電荷を注入するのに必要な電荷蓄積ゲート電圧に拘束されることなく、メモリゲート電極MGと対向した領域のメモリウェルMPWと、ビット線BL1との電気的な接続を第1選択ゲート構造体5により遮断するのに必要な電圧値や、メモリゲート電極MGと対向した領域のメモリウェルMPWと、ソース線SLとの電気的な接続を第2選択ゲート構造体6により遮断するのに必要な電圧値にまで、ビット線BL1およびソース線SLの電圧値を下げることができるので、これらビット線BL1およびソース線SLでの電圧低減に合わせて、第1選択ゲート構造体5の第1選択ゲート絶縁膜30や、第2選択ゲート構造体6の第2選択ゲート絶縁膜33の各膜厚を薄くできる。 【選択図】図2

    摘要翻译： 要解决的问题：提供一种存储单元和非易失性半导体存储装置，其可以在比现有技术更高速度地运行的同时减小外围电路的面积。解决方案：位线BL1和 源极线SL可以降低到通过第一选择栅极结构5截取存储栅电极MG面对的区域的存储阱MPW与位线BL1之间的电连接所需的电压值，以及截取所需的电压值 通过第二选择栅极结构6与存储栅电极MG相对的区域的存储阱MPW与源极线SL之间的电连接不受被电荷存储层EC注入电荷所需的电荷存储栅极电压的限制 量子隧道效应。 因此，第一栅极结构5的第一选择栅极绝缘膜30和第二选择栅极结构6的第二选择栅极绝缘膜33的各个膜厚度可以根据位线BL1和 源线SL.SELECTED DRAWING：图2