公开(公告)号：JP2014528668A

公开(公告)日：2014-10-27

申请号：JP2014534454

申请日：2011-12-23

申请人： スンシル ユニバーシティー リサーチ コンソルティウム テクノーパークSoongsil University Research Consortium Techno−Park ,  スンシル ユニバーシティー リサーチ コンソルティウム テクノーパークSoongsil University Research Consortium Techno−Park

发明人： チャン ヒョン イ ,  チャン ヒョン イ ,  チャン グン パク ,  チャン グン パク

IPC分类号： H03F3/45 ,  H03F3/24

CPC分类号： H03F3/21 ,  H03F1/223 ,  H03F3/193 ,  H03F3/195 ,  H03F3/211 ,  H03F3/245 ,  H03F3/4508 ,  H03F3/45179 ,  H03F2200/451 ,  H03F2203/45318 ,  H03F2203/45364 ,  H03F2203/45394 ,  H03F2203/45562 ,  H03F2203/45638 ,  H03F2203/45644

摘要： 本発明は、ゲートに第1信号が入力され、ソースがグラウンドと連結された第1トランジスタと、ゲートに第1信号と逆位相を有する第2信号が入力され、ソースがグラウンドと連結された第2トランジスタと、ソースが第1トランジスタのソースと連結された第3トランジスタと、ソースが第2トランジスタのソースと連結された第4トランジスタと、ソースが第1トランジスタのドレインと連結され、ドレインが第1出力ポート及び第3トランジスタのドレインとそれぞれ連結された第5トランジスタと、ソースが第2トランジスタのドレインと連結され、ドレインが第2出力ポート及び第4トランジスタのドレインとそれぞれ連結された第6トランジスタと、を含み、第3トランジスタのゲートは、第2トランジスタのドレインと連結され、第4トランジスタのゲートは、第1トランジスタのドレインと連結されたモード注入を利用した差動電力増幅器を提供する。

摘要翻译： 本发明中，所述第一信号输入到栅极，第一晶体管，其源极被连接到地，具有第一信号和反相的第二信号输入到栅极，源极被连接到地 和2晶体管，连接到所述第三晶体管的源极连接到所述第一晶体管，第四晶体管，其源极连接到所述第二晶体管，所述第一晶体管的源极和漏极的源极，漏极的源极第一 1和输出端口和所述第三晶体管的漏极和第五晶体管分别连接，连接到所述第二晶体管的所述漏极的源极，其具有分别连接到所述第二输出端口的所述漏极和所述第四晶体管的漏极第六晶体管 当，其中，所述第三晶体管的栅极连接到第二晶体管的漏极，所述第四晶体管的栅极 DOO提供了利用级联模式喷射作为第一晶体管的所述漏极的差分功率放大器。

公开(公告)号：JP2014131173A

公开(公告)日：2014-07-10

申请号：JP2012287797

申请日：2012-12-28

申请人： Toshiba Corp ,  株式会社東芝

发明人： MAKI MEIKO

IPC分类号： H04L27/04 ,  H03F3/193 ,  H03F3/24 ,  H03F3/45

CPC分类号： H03F3/193 ,  H03F1/0261 ,  H03F1/223 ,  H03F3/217 ,  H03F3/245 ,  H03F3/45179 ,  H03F2200/327 ,  H03F2200/411 ,  H03F2203/45394 ,  H03F2203/45594 ,  H03F2203/45596 ,  H03F2203/45638 ,  H03F2203/45674

摘要： PROBLEM TO BE SOLVED: To provide an ASK modulation amplifier circuit capable of improving the linearity of modulation depth when a level of a modulation signal is low and capable of obtaining an output signal with large amplitude.SOLUTION: A high-frequency signal and a modulation signal are supplied to a first amplifier, and amplification and ASK modulation of the high-frequency signal are performed. The first amplifier is set to have a bias that does not output a modulation output signal by a first control block in a state that the modulation signal is not supplied. An output signal of the first amplifier and the modulation signal are supplied to the second amplifier. The amplification factor of the second amplifier is set to be higher than the amplification factor of the first amplifier by a second control block.

摘要翻译： 要解决的问题：提供一种ASK调制放大器电路，其能够在调制信号的电平低并能够获得具有大幅度的输出信号时提高调制深度的线性。解决方案：高频信号和调制 信号被提供给第一放大器，并且执行高频信号的放大和ASK调制。 在不提供调制信号的状态下，第一放大器被设置为具有不由第一控制块输出调制输出信号的偏压。 第一放大器和调制信号的输出信号被提供给第二放大器。 第二放大器的放大系数通过第二控制块设定为高于第一放大器的放大系数。

公开(公告)号：JP5512040B2

公开(公告)日：2014-06-04

申请号：JP2013508652

申请日：2011-04-04

申请人： 三菱電機株式会社

发明人： 正道 野上 ,  聡 吉間 ,  雅樹 野田 ,  潤一 中川

IPC分类号： H03F1/48 ,  H03F1/22 ,  H03F3/45

CPC分类号： H03F3/45183 ,  H03F1/223 ,  H03F3/45103 ,  H03F2203/45396 ,  H03F2203/45631 ,  H03F2203/45658 ,  H03F2203/45702

公开(公告)号：JP2014512775A

公开(公告)日：2014-05-22

申请号：JP2014506554

申请日：2012-04-19

申请人： クゥアルコム・インコーポレイテッドQualcomm Incorporated

发明人： プレスティ、カロジェロ・ディー．

IPC分类号： H03F3/24

CPC分类号： H03F3/245 ,  H03F1/223 ,  H03F1/523 ,  H03F3/193 ,  H03F3/195 ,  H03F3/45179 ,  H03F2203/45296 ,  H03F2203/45301 ,  H03F2203/45311 ,  H03F2203/45731

摘要： 高められた効率性および出力電力を有する増幅器が説明される。 例示的な設計において、装置は、少なくとも３つのトランジスタおよび少なくとも２つのキャパシタを有する増幅器を含む。 少なくとも３つのトランジスタは、スタックで結合され、入力信号を受信および増幅して出力信号を提供する。 少なくとも２つのキャパシタは、例えば、スタック内の最も下のトランジスタを除く、スタック内の各トランジスタについての少なくとも１つのキャパシタなど、スタック内の少なくとも２つのトランジスタの各々について、関連トランジスタのドレインとソースとの間に結合された少なくとも１つのキャパシタを含む。 少なくとも２つのキャパシタは、少なくとも２つのトランジスタのゲート−ソース寄生キャパシタからのエネルギを出力信号にリサイクルし、それにより、増幅器の効率性および出力電力が高められる。

公开(公告)号：JP5378536B2

公开(公告)日：2013-12-25

申请号：JP2011540941

申请日：2009-12-11

申请人： クゥアルコム・インコーポレイテッドQualcomm Incorporated

发明人： リ、シャオヨン ,  リー、サン−オー ,  コンロイ、コーマック・エス．

IPC分类号： H03F1/22 ,  H03F1/32

CPC分类号： H03F1/223 ,  H03F1/3205 ,  H03F3/19 ,  H03F3/211 ,  H03F2200/168 ,  H03F2200/294 ,  H03F2200/456 ,  H03F2200/492

摘要： Techniques for improving the linearity of a cascode amplifier. In an exemplary embodiment, an auxiliary common-gate amplifier is provided in parallel with the principal cascode branch. The auxiliary common-gate amplifier samples a cascoded node in the principal cascode branch. The auxiliary common-gate amplifier generates a current which, when combined with the current generated by the principal cascode branch, cancels a distortion component to generate an output current with improved linearity characteristics. In an exemplary embodiment, a phase shifting network couples the cascoded node to the auxiliary common-gate amplifier, and may include, e.g., a capacitor coupled to an inductor.

公开(公告)号：JP5279950B2

公开(公告)日：2013-09-04

申请号：JP2012511204

申请日：2010-06-23

申请人： メディア テック シンガポール ピーティーイー.リミテッド

发明人： アレッサンドロ ファブリツィオ ベファ，フェデリコ

IPC分类号： H03F3/195 ,  H03F1/02 ,  H03F1/26 ,  H03F1/32 ,  H03F1/34 ,  H04B1/18

CPC分类号： H03F1/342 ,  H03F1/223 ,  H03F3/195 ,  H03F3/245 ,  H03F2200/141 ,  H03F2200/144

公开(公告)号：JP2013529435A

公开(公告)日：2013-07-18

申请号：JP2013510323

申请日：2011-05-12

申请人： クゥアルコム・インコーポレイテッドQualcomm Incorporated

发明人： チャン、ナガー・ロン・アラン ,  チョイ、ジョンホン ,  グプタ、ビンドゥー

IPC分类号： H03F3/195 ,  H03F1/22 ,  H03F1/56 ,  H03F3/24 ,  H03F3/68 ,  H04B1/40

CPC分类号： H03F3/195 ,  H03F1/223 ,  H03F1/347 ,  H03F1/565 ,  H03F3/245 ,  H03F3/72 ,  H03F2200/294 ,  H03F2200/492 ,  H03F2200/537 ,  H03F2200/541 ,  H03F2203/7221 ,  H03H11/30 ,  H04B1/0458 ,  H04B1/18

摘要： 送信および受信整合のための集積回路が説明されている。 集積回路は送信増幅器を含む。 送信増幅器は第１のトランジスタ、第２のトランジスタおよび第１のインダクタを含む。 第１のインダクタは、第１のトランジスタを第２のトランジスタに結合する。 集積回路はまた、低雑音増幅器を含む。 低雑音増幅器は、第３のトランジスタ、第４のトランジスタ、第１のインダクタ、第２のインダクタ、第３のインダクタおよび変圧器を含む。 第２のインダクタは、第１のインダクタを第３のトランジスタに結合する。 第３のインダクタは第３のトランジスタをグラウンドに結合する。

公开(公告)号：JP2013514014A

公开(公告)日：2013-04-22

申请号：JP2012543314

申请日：2010-12-10

申请人： クゥアルコム・インコーポレイテッドQualcomm Incorporated

发明人： サン、ボ

IPC分类号： H03K19/00 ,  H03F3/193 ,  H03K17/00 ,  H03K17/28 ,  H03K17/687 ,  H04L25/49

CPC分类号： G05F1/46 ,  H03F1/0261 ,  H03F1/223 ,  H03F3/195 ,  H03F2200/108 ,  H03F2200/27 ,  H03F2200/294 ,  H03F2200/321 ,  H04B2001/6908

摘要： アクティブデバイスに対するバイアス電圧を発生する装置が開示され、第１の電圧源と、第１の電圧源に応答してチャージを発生するように適応されたキャパシティブエレメントと、アクティブデバイスに対するバイアス電圧を発生するためにチャージを供給するように適応された第１のスイッチングエレメントとを備える。 本装置は、アクティブデバイスの１以上の特性に基づいてキャパシティブエレメントをコントロールするように適応されコントローラを備えるかもしれない。 コントローラは、リファレンス電圧に基づいて、すなわちアクティブデバイスの１以上の特性に基づいて前記キャパシティブエレメントのキャパシタンスをコントロールかもしれない。

公开(公告)号：JP2013074590A

公开(公告)日：2013-04-22

申请号：JP2011214181

申请日：2011-09-29

申请人： Renesas Electronics Corp ,  ルネサスエレクトロニクス株式会社

发明人： SAITO SHIGERU

IPC分类号： H03F1/22 ,  H03F3/193

CPC分类号： H03F1/223

摘要： PROBLEM TO BE SOLVED: To reduce the occurrence of distortion.SOLUTION: An amplifier includes: an initial stage amplification circuit (PREA) for receiving an input signal (IN); a first, grounded source transistor (Tr1) having a gate receiving an output signal of the initial stage amplification circuit (PREA); a second, grounded gate transistor (Tr2) having a source connected to a drain of the first transistor (Tr1), and a drain sending out an output signal (OUT) and fed with a power supply; and a first impedance circuit (Z1) interposed between a power end of the initial stage amplification circuit (PREA) and the source of the second transistor (Tr2). The first impedance circuit (Z1) is a circuit configured to pass a direct current and to have a predetermined impedance or higher in a predetermined frequency band.

摘要翻译： 要解决的问题：减少失真的发生。 解决方案：放大器包括：用于接收输入信号（IN）的初级放大电路（PREA）; 第一接地源极晶体管（Tr1），其具有接收初级放大电路（PREA）的输出信号的栅极; 第二接地栅极晶体管（Tr2），其源极连接到第一晶体管（Tr1）的漏极，以及漏极，输出输出信号（OUT）并馈送电源; 以及插入在初级放大电路（PREA）的电源端和第二晶体管（Tr2）的源极之间的第一阻抗电路（Z1）。 第一阻抗电路（Z1）是被配置为在预定频带中传递直流电流并具有预定阻抗或更高的电路。 版权所有（C）2013，JPO＆INPIT

公开(公告)号：JP2013507066A

公开(公告)日：2013-02-28

申请号：JP2012532336

申请日：2010-09-30

申请人： クゥアルコム・インコーポレイテッドQualcomm Incorporated

发明人： セオ、ドンウォン ,  サリパッリー、ガネシュ ,  ソン、トンユ ,  テレイエ、シャヒン・メハディザド ,  コン、デルイ

IPC分类号： H03M1/66 ,  H03M1/74

CPC分类号： H03M1/742 ,  H03F1/223 ,  H03F1/3241 ,  H03F3/195 ,  H03F3/245 ,  H03F3/45183

摘要： A circuit for digital-to-analog conversion is described. The circuit includes a digital-to-analog converter (DAC). The DAC includes a double cascaded current source and a differential current-mode switch (DCMS). The circuit further includes a direct current (DC) offset stage. The circuit also includes a load attenuator. The double cascaded current source may be between the DCMS and a rail voltage.