利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

182 条记录 (耗时 0.028 秒)

    半導体装置
    3.
    发明专利
    半導体装置 审中-公开
    半导体设备

    公开(公告)号：JP2016219028A

    公开(公告)日：2016-12-22

    申请号：JP2016141101

    申请日：2016-07-19

    申请人： 株式会社半導体エネルギー研究所

    发明人： 高橋 圭 ,  棚田 好文

    IPC分类号： H03F3/45 ,  H01L21/822 ,  H01L27/04 ,  H01L21/8234 ,  H01L27/06 ,  H01L21/8238 ,  H01L27/092 ,  H01L27/08 ,  G05F1/56

    CPC分类号： H03F1/0211 ,  G05F1/468 ,  G05F1/56 ,  H03F1/0261 ,  H03F1/342 ,  H03F3/45183 ,  H03F2203/45244 ,  H03F2203/45506 ,  H03F2203/45702

    摘要： 【課題】信号処理回路の消費電力を低減する。また、該信号処理回路を備えることで、半 導体装置の消費電力を低減する。 【解決手段】信号処理回路は、基準電圧生成回路と、分圧回路と、オペアンプと、該オペ アンプにバイアス電流を供給するバイアス回路と、第1及び第2の保持回路と、を有し、 基準電圧生成回路と、バイアス回路との間に、第1の保持回路が接続されており、分圧回 路と、オペアンプの非反転入力端子との間に、第2の保持回路が接続されている。第1及 び第2の保持回路によって、基準電圧及び参照電圧を保持することができるため、基準電 圧生成回路の動作を停止することができる。よって、基準電圧生成回路における消費電力 を削減できる。 【選択図】図1

    摘要翻译： 信号处理电路的降低功耗。 此外，通过设置的信号处理电路，以降低半导体器件的功率消耗。 信号处理电路包括：参考电压产生电路，一个分压电路，运算放大器，用于提供偏置电流给所述运算放大器的偏置电路，以及第一和第二保持电路，以及参考 电压生成电路，所述偏置电路之间，第一保持电路连接，一个分压电路，该运算放大器的非反相输入端之间，第二保持电路连接。 第一和第二保持电路，所述参考电压和所述参考电压可以保持，因此能够停止基准电压生成电路的操作。 因此，能够减少在基准电压生成电路的消耗电力。 点域1

    差動増幅回路
    5.
    发明专利
    差動増幅回路 审中-公开
    差分放大器电路

    公开(公告)号：JP2015220689A

    公开(公告)日：2015-12-07

    申请号：JP2014104659

    申请日：2014-05-20

    申请人： 富士通株式会社

    发明人： 大石 和明

    IPC分类号： H03F3/45

    CPC分类号： H03F3/45179 ,  H03F1/0211 ,  H03F1/0272 ,  H03F3/45085 ,  H03F3/45197 ,  H03F3/45659 ,  H03F3/45748 ,  H03F2200/144 ,  H03F2203/45118 ,  H03F2203/45418 ,  H03F2203/45434 ,  H03F2203/45481 ,  H03F2203/45512 ,  H03F2203/45526 ,  H03F2203/45528 ,  H03F2203/45631 ,  H03F2203/45694 ,  H03F2203/45702

    摘要： 【課題】低電源電圧で動作する差動増幅回路を提供することを課題とする。 【解決手段】差動増幅回路は、ゲートが第1及び第2の差動入力ノードに接続される第1及び第2のトランジスタ(111,112)と、ドレインが第1及び第2のトランジスタに接続される第3及び第4のトランジスタ(113,114)と、第3及び第4のトランジスタのドレイン及びゲート間に接続される第1及び第2の抵抗と、ゲートが第1及び第2のトランジスタのドレインに接続され、ドレインが第1及び第2の差動出力ノードに接続される第5及び第6のトランジスタ(122,132)と、ドレインが第1及び第2の差動出力ノードに接続される第7及び第8のトランジスタ(121,131)と、第7及び第8のトランジスタのドレイン及びゲート間に接続される第3及び第4の抵抗を有する。 【選択図】図1

    摘要翻译： 要解决的问题：提供能够以低电源电压工作的差分放大器电路。解决方案：差分放大器电路包括：第一和第二晶体管（111,112），其栅极分别连接到第一和第二差分输入节点 ; 第三和第四晶体管（113,114），其漏极分别连接到第一和第二晶体管; 分别连接在第三和第四晶体管的漏极和栅极之间的第一和第二电阻器; 其栅极分别连接到第一和第二晶体管和漏极的漏极的第五和第六晶体管（122,132）分别连接到第一和第二差分输出节点; 第七和第八晶体管（121,131），其漏极分别连接到第一和第二差分输出节点; 以及分别连接在第七和第八晶体管的漏极和栅极之间的第三和第四电阻器。

    帯域可変増幅器
    8.
    发明专利
    帯域可変増幅器 有权

    公开(公告)号：JPWO2012137290A1

    公开(公告)日：2014-07-28

    申请号：JP2013508652

    申请日：2011-04-04

    申请人： 三菱電機株式会社

    发明人： 正道 野上 ,  正道 野上 ,  聡 吉間 ,  聡 吉間 ,  雅樹 野田 ,  雅樹 野田 ,  中川　潤一 ,  潤一 中川

    IPC分类号： H03F1/48 ,  H03F1/22 ,  H03F3/45

    CPC分类号： H03F3/45183 ,  H03F1/223 ,  H03F3/45103 ,  H03F2203/45396 ,  H03F2203/45631 ,  H03F2203/45658 ,  H03F2203/45702

    摘要： 回路規模、消費電力の削減を図るとともに、回路利得を一定に保ちながら10Gと1Gの受信信号に対して最適な等化帯域で増幅することのできる帯域可変増幅器を得る。第1の抵抗負荷に直列に接続された第1のトランジスタと、第2の抵抗負荷に直列に接続された第2のトランジスタとにより構成された差動増幅回路と、差動増幅回路の正相出力点に一端が接続された第1の可変容量素子と、差動増幅回路の逆相出力点に一端が接続された第2の可変容量素子と、第1の可変容量素子の他端、および第2の可変容量素子の他端に接続された容量制御端子とを備え、容量制御端子に印加される制御電圧値に応じて、第1の可変容量素子および第2の可変容量素子の容量値を変更させることで、差動増幅回路から出力される利得を変化させることなく、帯域を所望の値に制御する構成を有する。