公开(公告)号：JP6950290B2

公开(公告)日：2021-10-13

申请号：JP2017114766

申请日：2017-06-09

申请人： 富士電機株式会社

发明人： 小林 勇介 ,  大瀬 直之 ,  原田 信介

IPC分类号： H01L21/336 ,  H01L29/12 ,  H01L21/28 ,  H01L29/417 ,  H01L29/78

公开(公告)号：JP6918302B2

公开(公告)日：2021-08-11

申请号：JP2016247222

申请日：2016-12-20

申请人： 富士電機株式会社 ,  国立研究開発法人産業技術総合研究所

发明人： 大瀬 直之 ,  小林 勇介 ,  小島 貴仁 ,  原田 信介

IPC分类号： H01L29/12 ,  H01L21/336 ,  H01L21/324 ,  H01L29/78

公开(公告)号：JP6903942B2

公开(公告)日：2021-07-14

申请号：JP2017032738

申请日：2017-02-23

申请人： 富士電機株式会社

发明人： 大瀬 直之 ,  辻 崇

IPC分类号： H01L29/78 ,  H01L29/12 ,  H01L29/06 ,  H01L21/265 ,  H01L21/336

公开(公告)号：JP2019160898A

公开(公告)日：2019-09-19

申请号：JP2018042674

申请日：2018-03-09

申请人： 富士電機株式会社

发明人： 小林 勇介 ,  大瀬 直之

IPC分类号： H01L29/12 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/872 ,  H01L29/78

摘要： 【課題】同一の半導体基板に平面SBDを内蔵したトレンチゲート型MOSFETのオン抵抗の低減とボディダイオードの劣化抑制効果向上とのトレードオフ関係を改善することができる半導体装置を提供すること。 【解決手段】ゲートトレンチ7の底面を覆う第1p + 型領域21は、炭化珪素基板のおもて面側から見てゲートトレンチ7がストライプ状に延びる第2方向Yと直交する第1方向Xに延びるストライプ状に配置されている。これにより、トレンチゲート型MOSFET41は、所定のセルピッチP11で第1方向Xに並列に配置される。平面SBD42は、所定のセルピッチP12で第2方向Yに並列に配置される。トレンチゲート型MOSFET41のセルピッチP11と、平面SBD42をセルピッチP12と、を互いにセルピッチP11,P12に依らず、それぞれ個別に設定可能である。 【選択図】図1

公开(公告)号：JP2018137410A

公开(公告)日：2018-08-30

申请号：JP2017032738

申请日：2017-02-23

申请人： 富士電機株式会社

发明人： 大瀬 直之 ,  辻 崇

IPC分类号： H01L29/78 ,  H01L29/12 ,  H01L29/06 ,  H01L21/265 ,  H01L21/336

摘要： 【課題】JTE構造に代表されるリング状のRESURF効果による電界緩和層を備える構造で、エピタキシャル堆積層の濃度ズレがあった場合でも、安定した絶縁破壊耐圧を得ることができること。 【解決手段】n型SiC半導体基板1と、n型SiC半導体基板1に堆積された、n型SiC半導体基板1よりも不純物濃度の低いn - 型SiC層2と、素子終端部の主表面近傍に形成されるJTE層9とを有する半導体装置の製造方法において、n - 型SiC層2の狙いの濃度n1および膜厚t1に対し、実際のn - 型SiC層2の濃度n2と膜厚t2のとき、n2×t2−n1×t1>0の場合、{n2×t2−n1×t1}×αのドーズ量で第2導電型イオン種をJTE層9の狙い濃度まで追加して補正注入し、n2×t2−n1×t1 【選択図】図7

公开(公告)号：JP6880669B2

公开(公告)日：2021-06-02

申请号：JP2016223539

申请日：2016-11-16

申请人： 富士電機株式会社

发明人： 大瀬 直之 ,  内海 誠 ,  大西 泰彦

IPC分类号： H01L29/12 ,  H01L21/336 ,  H01L29/739 ,  H01L29/06 ,  H01L21/76 ,  H01L29/78

公开(公告)号：JP2018182235A

公开(公告)日：2018-11-15

申请号：JP2017084063

申请日：2017-04-20

申请人： 国立研究開発法人産業技術総合研究所 ,  富士電機株式会社

发明人： 大瀬 直之 ,  小林 勇介 ,  小島 貴仁 ,  原田 信介

IPC分类号： H01L29/12 ,  H01L21/336 ,  H01L29/872 ,  H01L29/861 ,  H01L29/868 ,  H01L21/28 ,  H01L29/47 ,  H01L29/78

CPC分类号： H01L29/7813 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/47 ,  H01L29/66068 ,  H01L29/7806

摘要： 【課題】側壁に内蔵SBDを形成したコンタクトトレンチの幅を狭化でき、オン抵抗を低減できる半導体装置および半導体装置の製造方法を提供する。 【解決手段】半導体基体100のおもて面には、n - 型ドリフト層2と、p型ベース層6と、n ++ 型ソース領域7と、n ++ 型ソース領域7とp型ベース層6を貫通し、n - 型ドリフト層2に達するゲートトレンチ18およびコンタクトトレンチ19と、が設けられる。コンタクトトレンチ19は、ゲートトレンチ18と離して設けられ、ショットキー金属15は、コンタクトトレンチ19の内部に埋め込まれ、コンタクトトレンチ19の側壁にn - 型ドリフト層2とのショットキー接合を形成する。オーミック金属14は、コンタクトトレンチ19の底に設けられ、n - 型ドリフト層2とのオーミック接合を形成する。 【選択図】図1

公开(公告)号：JP2018182234A

公开(公告)日：2018-11-15

申请号：JP2017084062

申请日：2017-04-20

申请人： 富士電機株式会社

发明人： 大瀬 直之 ,  小林 勇介 ,  小島 貴仁

IPC分类号： H01L29/12 ,  H01L29/06 ,  H01L29/872 ,  H01L29/861 ,  H01L29/868 ,  H01L21/336 ,  H01L29/47 ,  H01L29/78

CPC分类号： H01L29/7806 ,  H01L21/046 ,  H01L21/0495 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/47 ,  H01L29/66068 ,  H01L29/7811 ,  H01L29/7813

摘要： 【課題】SBDを内蔵することで還流時のバイポーラ動作を抑制し、内蔵SBDの作製が容易な炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。 【解決手段】半導体基体100のおもて面には、n - 型ドリフト層2と、p型ベース層6と、n ++ 型ソース領域7と、n ++ 型ソース領域7とp型ベース層6を貫通し、n - 型ドリフト層2に達するトレンチ18と、が設けられる。炭化珪素半導体装置は、隣り合うトレンチ18間に、側面と底面とがなす角度が15°〜80°であるメサ部21を有し、n - 型ドリフト層2とショットキー接合を形成する、メサ部21の底面に設けられたSBD部19を備える。 【選択図】図1

公开(公告)号：JP2018116986A

公开(公告)日：2018-07-26

申请号：JP2017005471

申请日：2017-01-16

申请人： 国立研究開発法人産業技術総合研究所 ,  富士電機株式会社

发明人： 大瀬 直之 ,  小林 勇介 ,  原田 信介 ,  大西 泰彦

IPC分类号： H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L29/063 ,  H01L21/046 ,  H01L29/0623 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7813

摘要： 【課題】アバランシェ耐圧を簡単な構造で確保できること。 【解決手段】n + 型炭化珪素基板1上のn型炭化珪素エピタキシャル層2上に選択的に形成された第1p + ベース領域3、第2p + ベース領域4、n型炭化珪素エピタキシャル層5と、n型炭化珪素エピタキシャル層2上に形成されたpベース層6と、pベース層6の表面層に選択的に形成されたn + ソース領域7およびp ++ コンタクト領域8と、pベース層6とを貫通し、第2p + ベース領域4よりも浅く形成されたトレンチと、を有する半導体装置において、第1p + ベース領域3の少なくとも一部に、第2p + ベース領域4よりも素子のおもて面側から見て浅い領域を有する。 【選択図】図1

公开(公告)号：JP2018101706A

公开(公告)日：2018-06-28

申请号：JP2016247222

申请日：2016-12-20

申请人： 国立研究開発法人産業技術総合研究所 ,  富士電機株式会社

发明人： 大瀬 直之 ,  小林 勇介 ,  小島 貴仁 ,  原田 信介

IPC分类号： H01L29/12 ,  H01L21/336 ,  H01L21/324 ,  H01L29/78

CPC分类号： H01L29/1041 ,  H01L29/0623 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7813

摘要： 【課題】チャネル長を短くして、オン抵抗を下げても、閾値電圧の低下を起こさない炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。 【解決手段】トレンチゲート構造の縦型MOSFETは、エピタキシャル成長させたn - 型ドリフト層2およびp + 型ベース層6を備える。縦型MOSFETは、n - 型ドリフト層2およびp + 型ベース層6を貫通するトレンチ18を備え、トレンチ18は、内部に、低濃度薄膜14が設けられている。低濃度薄膜14は、p + 型ベース層6と接し、p + 型ベース層6と同じ導電型であり、p + 型ベース層6より不純物濃度が低い。 【選択図】図1