公开(公告)号：JP2018186305A

公开(公告)日：2018-11-22

申请号：JP2018158326

申请日：2018-08-27

Applicant: インフィネオン テクノロジーズ アクチエンゲゼルシャフト ,  Infineon Technologies AG

Inventor： トーマス アイヒンガー ,  ロマン エステーヴ ,  デトハート ペータース ,  ローラント ルップ ,  ラルフ シエミエニエツ

IPC: H01L21/336 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872 ,  H01L29/12 ,  H01L29/739 ,  H01L29/04 ,  H01L21/8234 ,  H01L27/06 ,  H01L21/28 ,  H01L29/78

CPC classification number: H01L29/7804 ,  H01L27/0629 ,  H01L29/045 ,  H01L29/0619 ,  H01L29/0626 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/36 ,  H01L29/401 ,  H01L29/417 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/6634 ,  H01L29/66348 ,  H01L29/66719 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7805 ,  H01L29/7806 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/872

Abstract: 【課題】半導体デバイス(500)は、第1の表面(101)から半導体デバイス(100)内へ延在する複数のトレンチ構造(350)を含んでいる。 【解決手段】トレンチ構造(350)はそれぞれ、ゲート構造(150)と、ゲート構造(150)を通って延在するコンタクト構造(315)とを含んでいる。トランジスタメサ部(170)は、これらのトレンチ構造(350)の間に設けられている。各トランジスタメサ部(170)はボディゾーン(115)を含んでおり、このボディゾーン(115)は、ドリフト構造(120)と第1のpn接合部(pn1)を形成し、ソースゾーン(110)と第2のpn接合部(pn2)を形成する。ダイオード領域(116)はそれぞれ、直接的に、複数のコンタクト構造(315)のうちの1つと隣接し、かつ、ドリフト構造(120)と第3のpn接合部(pn3)を形成する。 【選択図】図2B

公开(公告)号：JP6416062B2

公开(公告)日：2018-10-31

申请号：JP2015178582

申请日：2015-09-10

Applicant: 株式会社東芝 ,  東芝デバイス&ストレージ株式会社

Inventor： 北川 光彦

IPC: H01L29/12 ,  H01L29/739 ,  H01L29/06 ,  H01L21/336 ,  H01L29/786 ,  H01L29/861 ,  H01L29/868 ,  H01L21/329 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L29/0623 ,  H01L29/0634 ,  H01L29/0646 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813 ,  H03K17/567 ,  H03K2017/6878

公开(公告)号：JP6395502B2

公开(公告)日：2018-09-26

申请号：JP2014167708

申请日：2014-08-20

Applicant: ルネサスエレクトロニクス株式会社

Inventor： 南雲 俊治 ,  長谷 卓 ,  竹内 潔 ,  久米 一平

IPC: H01L21/338 ,  H01L29/808 ,  H01L29/812 ,  H01L29/778 ,  H01L21/336 ,  H01L29/78 ,  H01L21/329 ,  H01L29/861 ,  H01L29/868 ,  H01L27/06 ,  H01L21/822 ,  H01L27/04 ,  H01L21/337

CPC classification number: H01L27/0255 ,  H01L29/0843 ,  H01L29/1087 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/7787

公开(公告)号：JP2018117070A

公开(公告)日：2018-07-26

申请号：JP2017007552

申请日：2017-01-19

Applicant: エイブリック株式会社

Inventor： 大須賀 祐喜 ,  原田 博文

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/41741 ,  H01L21/26586 ,  H01L29/0696 ,  H01L29/0865 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813

Abstract: 【課題】サイズを小さくしつつ有効チャネル領域を損失しない半導体装置及びその製造方法を提供する。 【解決手段】基板と、基板の裏面側に設けられたドレイン領域と、ドレイン領域から基板表面間に設けられたベース層と、基板表面からドレイン領域に達するトレンチと、トレンチの底面から第一の高さまでのトレンチ内側を覆うゲート絶縁膜と、ゲート絶縁膜を介して同じ高さまで埋め込まれたゲート電極と、第一の高さより高い第二の高さまで埋め込まれた絶縁膜と、トレンチ内の残りの部分に埋め込まれたソース電極と、基板の表面から第二の高さよりも浅く設けられた、片側面がソース電極に接するベースコンタクト領域と、上面がベースコンタクト領域の底面の一部に接し、片側面がトレンチの側面に接するとともに一部がソース電極に接するソース領域と、基板の裏面上のドレイン電極とを備える。 【選択図】図1

公开(公告)号：JP2018110166A

公开(公告)日：2018-07-12

申请号：JP2016256900

申请日：2016-12-28

Applicant: 富士電機株式会社 ,  国立研究開発法人産業技術総合研究所

Inventor： 小林 勇介 ,  原田 信介

IPC: H01L29/12 ,  H01L21/336 ,  H01L21/265 ,  H01L21/28 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L21/04 ,  H01L21/0465 ,  H01L21/26586 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/41766 ,  H01L29/42376 ,  H01L29/66068 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/7802

Abstract: 【課題】パンチスルーを防止することができるとともに、コンタクト抵抗を低減させることができる半導体装置および半導体装置の製造方法を提供すること。 【解決手段】p型ベース領域3は、第1〜5p型ベース領域21〜25で構成される。第1p型ベース領域21は、ゲートトレンチ5よりも浅い深さで設けられる。第2p + 型ベース領域22は、コンタクトトレンチ8の側壁8bに沿って設けられる。第4p + 型ベース領域24は、コンタクトトレンチ8の底面8aに沿って設けられ、コンタクトトレンチ8の底面8aに露出される。第5p型ベース領域25は、第5p型ベース領域25よりも高不純物濃度の第2,4p + 型ベース領域22、24に接し、かつコンタクトトレンチ8の底面8aに沿って第4p + 型ベース領域24よりも深く設けられる。第5p型ベース領域25の内部に、第5p型ベース領域25よりも高不純物濃度の第3p ++ 型ベース領域23が配置されている。 【選択図】図1

公开(公告)号：JP2018110164A

公开(公告)日：2018-07-12

申请号：JP2016256895

申请日：2016-12-28

Applicant: 富士電機株式会社 ,  国立研究開発法人産業技術総合研究所

Inventor： 小島 貴仁 ,  田中 保宣 ,  原田 信介

IPC: H01L29/12 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0615 ,  H01L29/0623 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/7811

Abstract: 【課題】低オン抵抗化を図るとともに、耐圧およびオン特性を維持することができる半導体装置を提供すること。 【解決手段】第1p + 型領域3は、隣り合うMOSゲートを埋め込んだトレンチ間に設けられ、p型ベース領域6に接する。第2p + 型領域は、深さ方向にMOSゲートを埋め込んだトレンチの底面および底面コーナー部に対向する。n型CS領域5は、第1p + 型領域3と第2p + 型領域の間に設けられた電流拡散層である。n型CS領域5は活性領域10のみに設けられており、その端部は活性領域10とエッジ終端領域20との境界に位置する。また、n型CS領域5は、最外第1p + 型領域3’と面一又は内側に延在する。最外p ++ 型コンタクト領域8’は、活性領域10とエッジ終端領域20との段差23からエッジ終端領域20に延在し、n型CS領域5よりも外側に延在している。 【選択図】図2

公开(公告)号：JP2018101667A

公开(公告)日：2018-06-28

申请号：JP2016245741

申请日：2016-12-19

Applicant: 株式会社東芝

Inventor： 上杉 謙次郎 ,  彦坂 年輝 ,  布上 真也

IPC: H01L29/778 ,  H01L29/812 ,  H01L29/201 ,  H01L21/337 ,  H01L29/808 ,  H01L21/28 ,  H01L29/423 ,  H01L29/49 ,  H01L29/417 ,  H01L21/336 ,  H01L29/78 ,  H01L21/338

CPC classification number: H01L21/28273 ,  H01L21/28008 ,  H01L21/44 ,  H01L23/482 ,  H01L23/53295 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/7786

Abstract: 【課題】動作が安定する半導体装置およびその製造方法を提供する。 【解決手段】第1〜3電極21〜23と、Al x1 Ga 1−x1 N(0≦x1 x2 Ga 1−x2 N(0

x3Ga
1−x3 N(0

x4Ga
1−x4 N(0

x5Ga
1−x5 N(0≦x5

y1Ga
1−y1 N(0≦y1 【選択図】図1

公开(公告)号：JP6347052B2

公开(公告)日：2018-06-27

申请号：JP2015521298

申请日：2014-06-03

Applicant: パナソニックIPマネジメント株式会社

Inventor： 半田 浩之 ,  梅田 英和 ,  田村 聡之 ,  上田 哲三

IPC: H01L29/812 ,  H01L21/337 ,  H01L29/808 ,  H01L29/778 ,  H01L21/822 ,  H01L27/04 ,  H01L29/872 ,  H01L21/8232 ,  H01L27/06 ,  H01L21/338

CPC classification number: H01L27/0629 ,  H01L23/535 ,  H01L27/0605 ,  H01L27/0635 ,  H01L27/095 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/417 ,  H01L29/41758 ,  H01L29/41766 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/861 ,  H01L29/872 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：JP2018515927A

公开(公告)日：2018-06-14

申请号：JP2017558391

申请日：2016-05-09

Applicant: 日本テキサス・インスツルメンツ株式会社 ,  テキサス インスツルメンツ インコーポレイテッド

Inventor： 河原 秀明 ,  シーサラマン スリダール ,  クリストファー ボウガスロウ ココン ,  シモン ジョン モロイ ,  ホン ヤン

IPC: H01L21/336 ,  H01L21/283 ,  H01L29/41 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L21/28114 ,  H01L29/063 ,  H01L29/0649 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/513 ,  H01L29/66734

Abstract: 記載される例において、半導体デバイス(100)が、垂直ドリフト領域(108)を介してドレイン領域(106)まで延在するトレンチ(110)においてトレンチゲート(120)を有する垂直MOSトランジスタ(104)を含む。トレンチ(110)は、ゲート(120)の下にフィールドプレート(116)を有する。フィールドプレート(116)は、ドリフト領域(108)の近隣にあり、複数のセグメント(122)および(124)を有する。ドリフト領域(108)からフィールドプレートを分離する、トレンチ(110)における誘電体ライナー(112)が、ゲート(120)とボディ(130)との間のゲート誘電体層(118)より大きな厚さを有する。誘電体ライナー(112)は、トレンチ(110)の底部(114)の、フィールドプレート(116)の下部セグメント(122)上で、ゲートの真ぐ下の上部セグメント(124)より厚い。 【選択図】図1

公开(公告)号：JP6341074B2

公开(公告)日：2018-06-13

申请号：JP2014246956

申请日：2014-12-05

Applicant: 株式会社デンソー ,  トヨタ自動車株式会社

Inventor： 榊原 純 ,  赤木 望 ,  水野 祥司 ,  竹内 有一 ,  鈴木 克己

IPC: H01L29/12 ,  H01L21/336 ,  H01L21/20 ,  H01L29/78

CPC classification number: H01L29/66068 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/02634 ,  H01L21/0465 ,  H01L21/0475 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/2015 ,  H01L21/2033 ,  H01L21/266 ,  H01L21/3065 ,  H01L21/3083 ,  H01L23/544 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/0886 ,  H01L29/1037 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/401 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/66484 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7831 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/00