公开(公告)号：KR102226985B1

公开(公告)日：2021-03-11

申请号：KR1020167004121A

申请日：2014-08-08

申请人： 이데미쓰 고산 가부시키가이샤

发明人： 시게카즈 도마이 ,  마사토시 시바타 ,  에미 가와시마 ,  고키 야노 ,  히로미 하야사카

IPC分类号： H01L29/872 ,  H01L29/26 ,  H01L29/43 ,  H01L29/47 ,  H01L29/51

CPC分类号： H01L29/872 ,  H01L29/04 ,  H01L29/24 ,  H01L29/247 ,  H01L29/26 ,  H01L29/435 ,  H01L29/47 ,  H01L29/517 ,  H01L29/66969 ,  H01L29/861

摘要： 실리콘 (Si) 기판과, 산화물 반도체층과, 쇼트키 전극층을 갖는 쇼트키 배리어 다이오드 소자로서, 상기 산화물 반도체층이, 3.0 eV 이상, 5.6 eV 이하의 밴드 갭을 갖는 다결정 및/또는 비정질의 산화물 반도체를 포함하는 쇼트키 배리어 다이오드 소자.

公开(公告)号：JP2018186246A

公开(公告)日：2018-11-22

申请号：JP2017088866

申请日：2017-04-27

申请人： 国立研究開発法人情報通信研究機構 ,  株式会社タムラ製作所 ,  株式会社ノベルクリスタルテクノロジー

发明人： 東脇 正高 ,  中田 義昭 ,  上村 崇史 ,  ワン マンホイ ,  佐々木 公平 ,  脇本 大樹

IPC分类号： C30B29/16 ,  C30B23/08 ,  H01L29/47 ,  H01L29/872 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78 ,  H01L29/12 ,  H01L21/336 ,  H01L21/338 ,  H01L29/812 ,  H01L29/24

CPC分类号： C30B23/08 ,  C30B29/16 ,  H01L29/12 ,  H01L29/24 ,  H01L29/423 ,  H01L29/47 ,  H01L29/49 ,  H01L29/78 ,  H01L29/812 ,  H01L29/872

摘要： 【課題】新規なアクセプター不純物が添加されたGa 2 O 3 系結晶層を有するGa 2 O 3 系半導体素子を提供する。 【解決手段】Ga 2 O 3 系半導体素子(ショットキーバリアダイオード1a)は、非意図的に添加されたドナーを含む第2のGa 2 O 3 系結晶層11と、第2のGa 2 O 3 系結晶層11の全体に形成されたN添加領域と、を有する。ドナーは、Ga 2 O 3 系結晶層に非意図的に添加されたものであり、N添加領域が、ドナーの濃度以下の濃度のNを含む。Nを添加することで、非意図的に添加されたドナーを補償してn型になることを防止する。 【選択図】図1

公开(公告)号：JP6425659B2

公开(公告)日：2018-11-21

申请号：JP2015545101

申请日：2013-11-20

申请人： クリー インコーポレイテッド ,  CREE INC.

发明人： チャン チンチュン

IPC分类号： H01L29/47 ,  H01L21/329 ,  H01L29/861 ,  H01L29/868 ,  H01L29/06 ,  H01L29/872

CPC分类号： H01L29/872 ,  H01L29/0619 ,  H01L29/0684 ,  H01L29/1608 ,  H01L29/47 ,  H01L29/6606

公开(公告)号：JP2018182323A

公开(公告)日：2018-11-15

申请号：JP2018075909

申请日：2018-04-11

申请人： インフィネオン テクノロジーズ アーゲー ,  INFINEON TECHNOLOGIES AG

发明人： ヒルゼンベック, ヨッヒェン

IPC分类号： H01L21/28 ,  H01L29/417 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868 ,  H01L21/329 ,  H01L29/06 ,  H01L29/872

CPC分类号： H01L21/0485 ,  H01L23/3672 ,  H01L23/3736 ,  H01L23/482 ,  H01L24/02 ,  H01L29/1608 ,  H01L29/401 ,  H01L29/417 ,  H01L29/45 ,  H01L29/47

摘要： 【課題】 メタライゼーション構造を備える半導体デバイスおよびその製造方法を提供する。 【解決手段】 半導体デバイス(100)は、第1の面(101)および第2の面(102)を有する半導体基板(110)と、半導体基板(110)の第1の面(101)に形成された少なくとも1つのドーピング領域(111、112)とを含む。半導体デバイス(100)は、半導体基板(110)の第1の面(101)にある、少なくとも1つのドーピング領域(111、112)の上に接触した第1のメタライゼーション構造(120)と、半導体基板(110)の第2の面(102)にある第2のメタライゼーション構造(130)とをさらに含む。第2のメタライゼーション構造(130)は、半導体基板(110)と共にシリサイド界面領域(135)を形成し、半導体基板(110)と共に非シリサイド界面領域(136)を形成する。 【選択図】 図1E

公开(公告)号：JP2018170305A

公开(公告)日：2018-11-01

申请号：JP2017064123

申请日：2017-03-29

申请人： TDK株式会社

发明人： 平林 潤 ,  藤田 実 ,  福光 由章

IPC分类号： H01L29/47 ,  H01L29/06 ,  H01L21/316 ,  H01L21/318 ,  H01L21/365 ,  H01L29/872

CPC分类号： H01L21/316 ,  H01L21/318 ,  H01L29/06 ,  H01L29/47 ,  H01L29/872

摘要： 【課題】側面に沿ったリーク電流や、側面の割れ、欠け、劈開などが生じにくい縦型構造の半導体装置を提供する。 【解決手段】第1及び第2の電極形成面20a,20bと側面20cとを有する半導体層20と、第1の電極形成面20aに形成されたアノード電極40と、第2の電極形成面20bに形成されたカソード電極50と、第1のエッジE1を覆うよう第1の電極形成面20aから側面20cに亘って連続的に形成された絶縁膜30とを備える。本発明によれば、半導体層20の側面20cが絶縁膜30で覆われていることから、側面20cに沿ったリーク電流が低減される。また、絶縁膜30によって側面20cが保護されることから、側面20cの割れ、欠け、劈開などが生じにくくなる。 【選択図】図1

公开(公告)号：JP2018148012A

公开(公告)日：2018-09-20

申请号：JP2017041258

申请日：2017-03-06

申请人： サンケン電気株式会社

发明人： 熊倉 弘道 ,  保立 倫則 ,  川口 博子 ,  鹿内 洋志 ,  馬場 良平 ,  田中 雄季

IPC分类号： H01L21/3205 ,  H01L21/768 ,  H01L23/532 ,  H01L29/47 ,  H01L29/872

CPC分类号： H01L21/0495 ,  H01L21/02063 ,  H01L21/02236 ,  H01L21/02334 ,  H01L21/045 ,  H01L23/3171 ,  H01L23/3192 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/872

摘要： 【課題】本発明は、ショットキー接合への水分の浸入を抑制できる半導体装置を提供する。 【解決手段】互いに対向する第1主面101と第2主面102を有する半導体基体10と、第1主面101に配置され、半導体基体10との間にショットキー接合を形成するショットキー電極20と、ショットキー電極20の周囲で第1主面101とオーミック接触し、ショットキー電極20の側面を覆うバリアメタル層30とを備える。 【選択図】図1

公开(公告)号：JP2018110234A

公开(公告)日：2018-07-12

申请号：JP2018000185

申请日：2018-01-04

申请人： インフィネオン テクノロジーズ アクチエンゲゼルシャフト ,  Infineon Technologies AG

发明人： ミハイ ドラギチ ,  イェンス ペーター コンラート ,  ラルフ シエミエニエツ

IPC分类号： H01L29/861 ,  H01L29/868 ,  H01L21/329 ,  H01L29/47 ,  H01L29/872

CPC分类号： H01L27/0727 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/401 ,  H01L29/45 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/806 ,  H01L29/8083 ,  H01L29/868 ,  H01L29/872

摘要： 【課題】半導体デバイスを提供する。 【解決手段】半導体デバイスは、第1の炭化ケイ素領域(1、1d)と、第1の炭化ケイ素領域(1、1d)とpn接合(14)を形成する第2の炭化ケイ素領域(2)と、を有する半導体本体(40)と、半導体本体(40)の前側(101)上に配置される第1の金属化(10)と、第2の炭化ケイ素領域(2)とオーミック接触を形成する接触領域(12)と、第1の金属化(10)と接触領域(12)との間に配置されるバリア層(11)であって、第1の金属化(10)および接触領域(12)とオーミック接続するバリア層(11)と、を含む。バリア層(11)は、第1の炭化ケイ素領域(1、1d)とショットキー接合(15)を形成し、バリア層(11)は、モリブデン窒化物またはタンタル窒化物を備える。 【選択図】図1B

公开(公告)号：JP2018107153A

公开(公告)日：2018-07-05

申请号：JP2015092291

申请日：2015-04-28

申请人： 株式会社UACJ

发明人： 芦澤 公一

IPC分类号： H03B7/08 ,  H01L29/872 ,  H01L21/329 ,  H01L29/88 ,  H01L29/47 ,  H01L29/66

CPC分类号： H01L29/47 ,  H01L29/66 ,  H01L29/872 ,  H01L29/88 ,  H03B7/08

摘要： 【課題】簡単な素子構造により電流発振する発振素子を提供する。 【解決手段】第1金属層2と、第1金属層2とショットキー接合され、トンネル現象を発現させるトンネル絶縁層3と、第1金属層2とトンネル絶縁層3との間に電圧を印加するための第2金属層4とを備える。第2金属層4に対して第1金属層2が逆バイアスとなる方向に電圧を印加して高電流密度とすることにより、ショットキー接合に流れる電流を発振させる。 【選択図】図1

公开(公告)号：JPWO2017187856A1

公开(公告)日：2018-05-10

申请号：JP2017544974

申请日：2017-03-23

申请人： 三菱電機株式会社

发明人： 海老原 洪平 ,  古橋 壮之

IPC分类号： H01L29/872 ,  H01L21/329 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC分类号： H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

摘要： 半導体装置(100)は、を持つ半導体基板(4)上に形成されたn型のドリフト層(1)と、ドリフト層(1)内に形成された複数のp型ピラー領域(2)と、p型ピラー領域(2)を含むドリフト層(1)の上に形成された表面電極(5)とを備える。複数のp型ピラー領域(2)のうち、活性領域(11)に設けられたp型ピラー領域(2)は、一定方向に伸び、且つ、活性領域(11)のコーナー部では当該コーナー部の屈曲方向へ湾曲している。また、複数のp型ピラー領域(2)のうち、活性領域(11)を取り囲む終端領域に設けられたp型ピラー領域(2)は、終端領域の内周側から外周側へ向かう方向に伸び、且つ、終端領域のコーナー部では終端領域の内周側から外周側へと広がる放射状に配設されている。

公开(公告)号：JPWO2017183375A1

公开(公告)日：2018-04-26

申请号：JP2017536374

申请日：2017-03-22

申请人： 三菱電機株式会社

发明人： 海老原 洪平 ,  古橋 壮之 ,  田中 貴規

IPC分类号： H01L29/06 ,  H01L21/336 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC分类号： H01L21/28 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

摘要： 半導体装置(100)は、オフ角を持つ半導体基板(4)上に形成されたn型のドリフト層(1)と、ドリフト層(1)内に形成された複数のp型ピラー領域(2)と、p型ピラー領域(2)を含むドリフト層(1)の上に形成された表面電極(5)とを備える。p型ピラー領域(2)を含むドリフト層(1)の表層部には、活性領域を取り囲むように、p型の半導体領域である耐圧保持構造(3)が複数個形成されている。複数のp型ピラー領域(2)のそれぞれは、半導体基板(4)のオフ角の方向へ伸びるライン状である。複数の耐圧保持構造(3)のそれぞれは、平面視で、p型ピラー領域(2)と平行に伸びる辺と、p型ピラー領域(2)と直交する辺とを含むフレーム状である。