公开(公告)号：JP6126833B2

公开(公告)日：2017-05-10

申请号：JP2012276164

申请日：2012-12-18

申请人： 昭和電工株式会社

发明人： 佐々木 有三

IPC分类号： C30B29/36 ,  C30B33/12 ,  H01L21/3065

CPC分类号： H01L21/0475 ,  C30B29/36 ,  C30B33/00 ,  C30B33/12 ,  H01L21/02019 ,  H01L21/302 ,  H01L21/3065 ,  H01L29/1608

公开(公告)号：JP6093154B2

公开(公告)日：2017-03-08

申请号：JP2012252754

申请日：2012-11-16

申请人： 東洋炭素株式会社

发明人： 鳥見 聡 ,  矢吹 紀人 ,  野上 暁

IPC分类号： H01L21/265 ,  C30B33/08 ,  C30B29/36 ,  H01L21/02 ,  H01L21/302

CPC分类号： H01L21/673 ,  C23C10/02 ,  C23C10/22 ,  C30B29/36 ,  C30B33/12 ,  C30B35/002 ,  F27B17/0025 ,  H01L21/046 ,  H01L21/302 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/67069 ,  H01L21/6719 ,  H01L29/1608

公开(公告)号：JP6044660B2

公开(公告)日：2016-12-14

申请号：JP2015030213

申请日：2015-02-19

申请人： 信越半導体株式会社

发明人： 鈴木 克佳 ,  竹野 博 ,  江原 幸治

IPC分类号： H01L21/26 ,  C30B29/06 ,  C30B33/12 ,  H01L21/322

CPC分类号： C30B29/06 ,  C30B33/12 ,  H01L21/26 ,  H01L21/322

公开(公告)号：JP2016152370A

公开(公告)日：2016-08-22

申请号：JP2015030213

申请日：2015-02-19

申请人： 信越半導体株式会社

发明人： 鈴木 克佳 ,  竹野 博 ,  江原 幸治

IPC分类号： H01L21/26 ,  C30B29/06 ,  C30B33/12 ,  H01L21/322

CPC分类号： C30B29/06 ,  C30B33/12 ,  H01L21/26 ,  H01L21/322

摘要： 【課題】バルクに高密度のBMDを形成することができ、TDDB特性の良好なシリコン単結晶ウェーハを製造することができるシリコンウェーハの製造方法を提供する。 【解決手段】 被処理シリコンウェーハに熱処理を施すことにより、表層に無欠陥領域を有するシリコンウェーハを製造する方法であって、前記被処理シリコンウェーハを上方から加熱する第1の熱源により、前記被処理シリコンウェーハの上側の表層のみに1300℃以上、シリコン融点以下の温度で、0.01msec以上、100msec以下の第1の急速熱処理を行う工程Aと、前記被処理シリコンウェーハを加熱する第2の熱源による第2の急速熱処理により、前記被処理シリコンウェーハを1100℃以上、1300℃未満の温度で1秒以上、100秒以下保持し、30℃/sec以上、150℃/sec以下の降温速度で降温する工程Bとを有することを特徴とするシリコンウェーハの製造方法。 【選択図】図1

摘要翻译： 要解决的问题：提供一种能够大量形成高密度BMD的硅晶片的制造方法，并制造具有优异的TDDB特性的硅单晶晶片。解决方案：一种制造硅晶片的方法， 通过对处理对象硅晶片进行热处理，在表面层上形成缺陷区域，其包括仅对处理目标硅晶片的上侧的表面层进行0.01msec以上的第一快速热处理的工序A 在用于从上侧加热处理对象硅晶片的第一热源，在1300℃以上的温度下，在1300℃以上的温度下，至100msec以下，以及进行第二快速热处理的工序B 将处理目标硅晶片保持在1100℃以上至小于1300℃的温度下一秒钟或更多至100秒或更短，然后在降低sp的温度下降低温度 以30℃/秒以上或更高至150℃/秒以下。选择图：图1

公开(公告)号：JP2015196616A

公开(公告)日：2015-11-09

申请号：JP2014074742

申请日：2014-03-31

申请人： 東洋炭素株式会社

发明人： 矢吹 紀人 ,  鳥見 聡 ,  野上 暁

IPC分类号： C30B29/36 ,  C30B19/04 ,  C30B33/12

CPC分类号： C30B19/04 ,  C30B19/12 ,  C30B29/36 ,  C30B33/12

摘要： 【課題】切断加工されたSiC種結晶を用いてMSE法を行う場合であっても成長速度が低下しない方法を提供する。 【解決手段】準安定溶媒エピタキシー法(MSE法)の種結晶として用いられるSiC種結晶を、Si雰囲気下で加熱して表面をエッチングすることで、切断加工により生じた加工変質層を除去する。SiC種結晶に生じている加工変質層はMSE法での成長を阻害するため、この加工変質層を除去することで成長速度の低下を防止できる。 【選択図】図6

摘要翻译： 要解决的问题：提供一种能够防止生长速度下降的方法，即使通过使用切割的SiC晶种进行MSE方法。解决方案：用于亚稳溶剂外延法的晶种的SiC晶种（MSE 方法）在Si气氛下加热，并且表面被蚀刻，从而除去由切割产生的工作影响层。 由于在SiC晶种中产生的受影响层在MSE方法中阻止生长，所以可以通过去除受影响层来防止生长速率的下降。

公开(公告)号：JP5661770B2

公开(公告)日：2015-01-28

申请号：JP2012526100

申请日：2010-08-23

申请人： エコール ポリテクニク ,  エコール ポリテクニク ,  サントル・ナシオナル・ドゥ・ラ・ルシェルシュ・シアンティフィーク(セーエヌエールエス)Centre National De La Recherche Scientifique(Cnrs) ,  サントル・ナシオナル・ドゥ・ラ・ルシェルシュ・シアンティフィーク(セーエヌエールエス)Centre National De La Recherche Scientifique(Cnrs)

发明人： イ カバロッカス ペレ ロカ ,  イ カバロッカス ペレ ロカ ,  マリオ モレノ ,  マリオ モレノ

IPC分类号： H01L21/3065 ,  H01L21/304

CPC分类号： C30B33/12 ,  C30B29/06 ,  H01L31/1804 ,  Y02E10/547 ,  Y02P70/521

公开(公告)号：JP2012533501A

公开(公告)日：2012-12-27

申请号：JP2012520064

申请日：2010-06-09

申请人： コミサリア ア レネルジ アトミク エ オ ゼネルジ アルテルナティヴ

发明人： シュケ，カロリーヌ ,  デュクロ，セドリック ,  ガヴィレ，ジェローム ,  サンシェット，フレデリク

IPC分类号： C01B31/02

CPC分类号： C30B33/12 ,  B05D1/202 ,  B05D1/265 ,  B05D1/32 ,  B05D3/142 ,  B05D2350/33 ,  B05D2401/32 ,  C23C16/26 ,  C23C16/56 ,  Y10T428/24 ,  Y10T428/24355

摘要： ＤＬＣコーティングをテクスチャリングする方法は、ＤＬＣコーティングの自由表面の上に複数のボールまたは球体を単一の層として蒸着するステップと、酸素プラズマを用いてＤＬＣコーティングをドライエッチングするステップと、最後に、複数のボールまたは球体を除去して前記コーティングの表面を洗浄するステップとを含む。

公开(公告)号：JP2010163341A

公开(公告)日：2010-07-29

申请号：JP2009009151

申请日：2009-01-19

申请人： Sumitomo Electric Ind Ltd ,  住友電気工業株式会社

发明人： ISHIBASHI KEIJI

IPC分类号： C30B29/38 ,  C30B25/20 ,  H01L21/304 ,  H01L21/3065 ,  H01L33/32

CPC分类号： C30B29/403 ,  C30B25/02 ,  C30B29/406 ,  C30B33/00 ,  C30B33/12

摘要： PROBLEM TO BE SOLVED: To provide a compound semiconductor substrate, a semiconductor device, and a method for manufacturing the device, in which electric resistance on an interface between an epitaxial layer and the substrate is decreased. SOLUTION: The compound semiconductor substrate 10 comprises a group III nitride and has a surface layer 12 on the surface containing chlorides of 200×10 10 to 12,000×10 10 pieces/cm 2 in terms of Cl and oxides of 3.0 atom% to 15.0 atom% in terms of O. Thereby, the amount of Si on an interface between the compound semiconductor substrate 10 and an epitaxial layer 14 formed thereon is reduced, resulting a decrease in the electric resistance on the interface. COPYRIGHT: (C)2010,JPO&INPIT

摘要翻译： 解决的问题：提供一种化合物半导体衬底，半导体器件及其制造方法，其中外延层和衬底之间的界面上的电阻减小。 解决方案：化合物半导体衬底10包括III族氮化物，并且在表面上具有表面层12，该表面含有200×10 10 至12,000×10 10 以Cl计，以O计为3.0原子％至15.0原子％的氧化物，以化合物半导体衬底10和外延层14的界面上的Si的量为单位/厘米2 / 在其上形成的电阻减小，导致界面上的电阻降低。 版权所有（C）2010，JPO＆INPIT

公开(公告)号：JP4321595B2

公开(公告)日：2009-08-26

申请号：JP2007012658

申请日：2007-01-23

申请人： 住友電気工業株式会社

发明人： 昭広 八郷 ,  直樹 松本 ,  隆幸 西浦

IPC分类号： H01L21/3065 ,  H01L21/304

CPC分类号： H01L21/02052 ,  C30B29/40 ,  C30B33/12 ,  H01L21/02019 ,  H01L21/02024 ,  H01L21/30621

公开(公告)号：JP2009173507A

公开(公告)日：2009-08-06

申请号：JP2008016677

申请日：2008-01-28

申请人： Sumitomo Electric Ind Ltd ,  住友電気工業株式会社

发明人： OKAHISA TAKUJI ,  NAKAHATA SEIJI ,  KAMIMURA TOMOYOSHI

IPC分类号： C30B29/38 ,  C23C16/34 ,  C30B25/18

CPC分类号： C30B29/403 ,  C30B25/02 ,  C30B29/406 ,  C30B33/12

摘要： PROBLEM TO BE SOLVED: To provide a group III nitride single crystal ingot having a reduced crack generation rate during lengthwise growth, and to provide a group III nitride single crystal substrate manufactured by using the ingot, a method for manufacturing a group III nitride single crystal ingot, and a method for manufacturing a group III nitride single crystal substrate.
SOLUTION: A GaN crystal base substrate 10 principal face of which consists of a (0001) plane, having a circular cross section perpendicular to the thickness direction or having a hexagonal cross section perpendicular to the thickness direction and having a side face comprising a {10-10} plane, is subjected to vapor phase etching on the principal face and on the side faces so as to remove a portion of at least 1 μm thickness from the side faces, and then subjected to etching to prepare a base substrate 10A, on which a GaN single crystal 11 is epitaxially grown. As a process modified layer on a corner or side faces of the base substrate is removed by the above etching, polycrystals or crystals of different plane directions are prevented from precipitating around the GaN single crystal ingot.
COPYRIGHT: (C)2009,JPO&INPIT

摘要翻译： 要解决的问题：提供一种在长度生长期间具有降低的裂纹产生速率的III族氮化物单晶锭，并提供通过使用该锭制造的III族氮化物单晶衬底，制造III族的方法 氮化物单晶锭，以及III族氮化物单晶衬底的制造方法。 解决方案：一种GaN晶体基板10，其主面由（0001）面构成，具有垂直于厚度方向的圆形横截面或垂直于厚度方向的六边形横截面，并且具有侧面，该侧面包括 ä10-10}面在主面和侧面进行气相蚀刻，以从侧面去除至少1μm厚度的部分，然后进行蚀刻以制备基底基板10A ，其上外延生长GaN单晶11。 由于通过上述蚀刻去除基底基板的拐角或侧面上的工艺改性层，可以防止不同平面方向的多晶体或晶体在GaN单晶锭周围沉淀。 版权所有（C）2009，JPO＆INPIT