利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

93 条记录 (耗时 0.021 秒)

    Asymmetrical universal serial bus communications
    5.
    发明专利
    Asymmetrical universal serial bus communications 有权
    非对称通用串行总线通信

    公开(公告)号：JP2014149835A

    公开(公告)日：2014-08-21

    申请号：JP2014035634

    申请日：2014-02-26

    申请人： Intel Corp ,  インテル・コーポレーション

    发明人： GARY SOLOMON ,  JOE SCHAEFER ,  ROBERT A DUNSTAN ,  BRAD SAUNDERS

    IPC分类号： G06F13/38 ,  H04L25/02

    CPC分类号： G06F13/102 ,  G06F13/42 ,  G06F13/426 ,  Y02D10/14 ,  Y02D10/151

    摘要： PROBLEM TO BE SOLVED: To provide a serial bus standard which enables a high bus speed.SOLUTION: A universal serial bus cable comprises: a first differential pair to transmit bus signals; a second differential pair configurable to transmit bus signals in the same direction as the bus signals transmitted by the first differential pair; and USB wiring to transmit signals in the direction opposite to the direction in which serial signals are transmitted. In this manner, a bandwidth of the universal serial bus cable is doubled in that same direction.

    摘要翻译： 要解决的问题：提供能够实现高总线速度的串行总线标准。解决方案：通用串行总线电缆包括：传输总线信号的第一差分对; 第二差分对可配置为沿与第一差分对发送的总线信号相同的方向传送总线信号; 和USB接线以与发送串行信号的方向相反的方向传输信号。 以这种方式，通用串行总线电缆的带宽在相同的方向上翻了一倍。

    Flash memory device
    6.
    发明专利
    Flash memory device 审中-公开
    闪存存储器件

    公开(公告)号：JP2013225352A

    公开(公告)日：2013-10-31

    申请号：JP2013164952

    申请日：2013-08-08

    申请人： Mosaid Technologies Inc ,  モサイド・テクノロジーズ・インコーポレーテッド

    发明人： OH HAK JUNE

    IPC分类号： G06F13/16

    CPC分类号： G06F13/426 ,  G06F11/1068 ,  G06F13/1684 ,  G11C7/1006 ,  G11C2029/0411 ,  Y02D10/14 ,  Y02D10/151

    摘要： PROBLEM TO BE SOLVED: To provide a daisy-chain memory configuration and usage.SOLUTION: A memory system includes a controller and a corresponding string of multiple successive memory devices, which are coupled in a daisy-chain manner. The controller communicates commands over a serial control link to configure a first memory device to write a block of data to a second memory device in the chain. For example, the controller initiates copying a block of data by communicating over the daisy-chain control link to configure a first memory device of the multiple memory devices to be a source for outputting data, communicating over the daisy-chain control link to configure a second memory device to be a destination for receiving data, and communicating over the daisy-chain control link to initiate a transfer of the data from the first memory device to the second memory device.

    摘要翻译： 要解决的问题：提供菊花链存储器配置和使用。解决方案：存储器系统包括以菊花链方式耦合的多个连续存储器件的控制器和相应串。 控制器通过串行控制链路传送命令以配置第一存储器设备以将数据块写入链中的第二存储器设备。 例如，控制器通过菊花链控制链路进行通信来启动复制数据块，以将多个存储器件的第一存储器件配置为用于输出数据的源，通过菊花链控制链路进行通信以配置 第二存储器设备成为用于接收数据的目的地，以及通过菊花链控制链路进行通信，以启动数据从第一存储器设备传输到第二存储器设备。

    Asymmetrical universal serial bus communications
    7.
    发明专利
    Asymmetrical universal serial bus communications 有权
    非对称通用串行总线通信

    公开(公告)号：JP2012234582A

    公开(公告)日：2012-11-29

    申请号：JP2012196510

    申请日：2012-09-06

    申请人： Intel Corp ,  インテル・コーポレーション

    发明人： GARY SOLOMON ,  JOE SCHAEFER ,  ROBERT A DUNSTAN ,  BRAD SAUNDERS

    IPC分类号： G06F13/42

    CPC分类号： G06F13/102 ,  G06F13/42 ,  G06F13/426 ,  Y02D10/14 ,  Y02D10/151

    摘要： PROBLEM TO BE SOLVED: To provide asymmetrical universal serial bus communications.SOLUTION: In some embodiments, a Universal Serial Bus cable includes a first differential pair to transmit bus signals, and a second differential pair to transmit bus signals in the same direction as the bus signals transmitted by the first differential pair. A bandwidth of the Universal Serial Bus cable is doubled in the same direction. Other embodiments are described and claimed.

    摘要翻译： 要解决的问题：提供不对称的通用串行总线通信。 解决方案：在一些实施例中，通用串行总线电缆包括用于传输总线信号的第一差分对，以及第二差分对，以沿与第一差分对发送的总线信号相同的方向发送总线信号。 通用串行总线电缆的带宽在相同的方向上翻了一番。 描述和要求保护其他实施例。 版权所有（C）2013，JPO＆INPIT

    Device interface architecture and protocol
    8.
    发明专利
    Device interface architecture and protocol 有权
    设备接口架构和协议

    公开(公告)号：JP2012009041A

    公开(公告)日：2012-01-12

    申请号：JP2011167166

    申请日：2011-07-29

    申请人： Qualcomm Inc ,  クゥアルコム・インコーポレイテッドQualcomm Incorporated

    发明人： KEYUAN C CHAR ,  JEFFREY ALAN DICK ,  JAMES LIONEL PANIAN ,  UPINDER SINGH BAHADUR ,  NIKOLAI KONRAD NEPOMUCENO LEUNG

    IPC分类号： G06F13/38

    CPC分类号： G06F13/426 ,  G06F9/54 ,  H04L69/32

    摘要： PROBLEM TO BE SOLVED: To provide an interface architecture and a protocol for transferring a message between a plurality of devices.SOLUTION: An architecture is configured to generate a plurality of service messages according to a single message format, and to provide capability of transferring the service messages between a plurality of control points or service entities according to an efficient multiplexed protocol. The control point may be a software application or a device driver operating on terminal equipment, and the service entity may be a communication service such as a network access service or a device management service operating on accessory data communication equipment such as a MODEM or a portable telephone.

    摘要翻译： 要解决的问题：提供用于在多个设备之间传送消息的接口架构和协议。 解决方案：架构被配置为根据单个消息格式生成多个服务消息，并且提供根据有效的多路复用协议在多个控制点或服务实体之间传送服务消息的能力。 控制点可以是在终端设备上操作的软件应用或设备驱动器，并且服务实体可以是诸如网络接入服务或者在诸如MODEM或便携式设备的附件数据通信设备上操作的设备管理服务的通信服务 电话。 版权所有（C）2012，JPO＆INPIT

    Semiconductor device, voltage comparison circuit, power supply management circuit using the same, and electronic device using them
    9.
    发明专利
    Semiconductor device, voltage comparison circuit, power supply management circuit using the same, and electronic device using them 有权
    半导体器件，电压比较电路，使用该电路的电源管理电路，以及使用它们的电子设备

    公开(公告)号：JP2011096238A

    公开(公告)日：2011-05-12

    申请号：JP2010196402

    申请日：2010-09-02

    申请人： Rohm Co Ltd ,  ローム株式会社

    发明人： MIYANAGA KOICHI

    IPC分类号： G06F13/14 ,  H02J1/00 ,  H03K5/08

    CPC分类号： G06F13/426 ,  G06F13/4072 ,  H02J7/0052 ,  H02J2007/0062 ,  H03K5/082 ,  Y02D10/14 ,  Y02D10/151

    摘要： PROBLEM TO BE SOLVED: To provide a system for determining property of a device in a semiconductor device to which two or more different types of devices are connected. SOLUTION: A first switch SW1 is provided between a determination unit 14 and a signal line 12. The first switch SW1 is turned on while the determination unit 14 determines the device 4 and thereafter turned off. A second switch SW2 is turned off while the determination unit 14 determines the device 4 and thereafter turned on. The signal line 12 connects a communication interface port P2 connectable with two or more different types of devices 4 and a communication terminal P2 of a processor which performs data communication with the device 4. The determination unit 14 monitors the electric state of the signal line to determine the device 4 connected to the port. COPYRIGHT: (C)2011,JPO&INPIT

    摘要翻译： 要解决的问题：提供一种用于确定连接有两个或多个不同类型的设备的半导体器件中的器件的属性的系统。 解决方案：第一开关SW1设置在确定单元14和信号线12之间。当确定单元14确定设备4并随后关闭时，第一开关SW1导通。 第二开关SW2在确定单元14确定装置4然后接通时被断开。 信号线12连接与两个或多个不同类型的装置4连接的通信接口端口P2和与装置4执行数据通信的处理器的通信终端P2。确定单元14监视信号线的电状态 确定连接到端口的设备4。 版权所有（C）2011，JPO＆INPIT