-
公开(公告)号:KR102233077B1
公开(公告)日:2021-03-30
申请号:KR1020180162202A
申请日:2018-12-14
Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
CPC classification number: G11C16/10 , G06F11/1068 , G06F3/0614 , G06F3/0631 , G06F3/0656 , G11C16/08 , G11C16/26 , G11C16/3459 , G11C29/00
Abstract: 방법은 각각 복수의 데이터 비트를 갖는 복수의 데이터 워드를 메모리 디바이스의 각각의 비트 셀에 기록하는 단계와, 상기 복수의 데이터 워드의 모든 데이터 비트가 상기 메모리 디바이스의 각각의 비트 셀에 정확하게 기록된 것은 아니다라는 결정에 응답하여, 상기 복수의 데이터 워드를 복수의 데이터 워드 세트로서 그룹핑하는 단계와, 상기 메모리 디바이스의 각각의 비트 셀에 정확하게 기록되지 않은 데이터 비트의 서브세트를 동시에 재기록하는 단계를 포함하고, 상기 데이터 비트의 서브세트는 상기 복수의 데이터 워드 세트의 각각의 데이터 워드 세트에 포함된다.
-
公开(公告)号:KR20210031170A
公开(公告)日:2021-03-19
申请号:KR1020190112790A
申请日:2019-09-11
Applicant: 에스케이하이닉스 주식회사
IPC: H01L45/00 , G06F3/06 , G06F12/0831 , H01L21/3105
CPC classification number: H01L23/5329 , H01L45/1233 , G06F12/0831 , G06F3/0656 , G06F3/0658 , G06F3/0679 , H01L21/31053 , H01L23/5226 , H01L27/2481 , H01L45/14 , H01L45/1675 , H01L21/7682 , H01L45/06
Abstract: 전자 장치 및 그 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 기판 상에 형성되고, 제1 방향으로 연장하는 복수의 하부 라인; 상기 하부 라인 상에 배치되고, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수의 상부 라인; 상기 하부 라인과 상기 상부 라인 사이에 배치되고, 상기 하부 라인과 상기 상부 라인의 교차 영역과 중첩하는 메모리 셀; 및 상기 상부 라인 사이에 위치하면서 상기 제2 방향으로 연장하는 에어갭을 포함할 수 있다.
-
3.
公开(公告)号:KR20210026832A
公开(公告)日:2021-03-10
申请号:KR1020190108164A
申请日:2019-09-02
Applicant: 에스케이하이닉스 주식회사
Inventor: 박진
IPC: G06F12/06 , G06F3/06 , G06F12/0882
CPC classification number: G06F12/0851 , G06F13/1673 , G06F12/0607 , G06F12/0246 , G06F12/063 , G06F12/0882 , G06F3/061 , G06F3/0653 , G06F3/0656 , G06F3/0658 , G06F13/1689
Abstract: 본 기술은 메모리 시스템 내 포함된 다수의 메모리 다이에 대한 인터리빙(Interleaving) 동작을 통해 입출력 성능을 향상시키는 방법 및 장치에 관한 것으로서, 읽기요청에 대응하여 서로 다른 크기의 데이터를 출력할 수 있는 다수의 메모리 다이, 및 다수의 메모리 다이와 다수의 채널을 통해 연결되며, 읽기요청에 대응하는 타겟 데이터를 다수의 메모리 다이가 다수의 채널을 통해 인터리빙(interleaving)하여 출력하도록 읽기요청에 대한 페어링 동작을 수행하고, 페어링 동작의 결과를 이용하여 상태점수(Pending Credit)를 결정하는 컨트롤러를 포함하며, 읽기요청에 대응하는 타겟 데이터의 종류 및 상태점수에 따라, 컨트롤러는, 읽기요청에 대응하는 타겟 데이터 및 타겟 데이터와 함께 출력될 수 있는 추가 데이터를 다수의 메모리 다이로부터 함께 리드한다.
-
公开(公告)号:KR20210026431A
公开(公告)日:2021-03-10
申请号:KR1020190107212A
申请日:2019-08-30
Applicant: 에스케이하이닉스 주식회사
Inventor: 이종용
IPC: G06F3/06
CPC classification number: G06F3/0656 , G06F3/0604 , G06F3/0614 , G06F3/064 , G06F3/0653 , G06F3/0658 , G06F3/0673 , G11C16/10 , G11C16/26 , G06F2003/0691
Abstract: 본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 동작 방법에 관한 것으로서, 버퍼 풀에 포함된 복수의 버퍼 슬롯을 라이트 버퍼에 포함되는 하나 이상의 라이트 버퍼 슬롯 또는 리드 버퍼에 포함되는 하나 이상의 리드 버퍼 슬롯으로 동적으로 설정하고, 라이트 버퍼 슬롯과 리드 버퍼 슬롯 각각에 대하여, 라이트 버퍼 또는 리드 버퍼 중 하나에 할당되는 잔여 기간을 지시하는 카운트 정보의 초기값을 설정하며, 라이트 버퍼에 데이터가 라이트될 때 라이트 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신하거나 또는 리드 버퍼로 데이터가 리드될 때 리드 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신함으로써, 최적의 데이터 리드 성능 및 라이트 성능을 제공하고, 버퍼 사이즈를 동적으로 변경하는 과정에서 발생하는 오버헤드를 최소화할 수 있다.
-
公开(公告)号:JP6432805B2
公开(公告)日:2018-12-05
申请号:JP2017506324
申请日:2016-04-05
Applicant: ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Inventor: ヴィノス・ヴィーララガヴァン , カリヤン・シヴァクマール , アントニオス・イリオポウロス , シェイ・ゴイクマン
IPC: G06F12/00
CPC classification number: G06F3/065 , G06F3/0619 , G06F3/0656 , G06F3/0659 , G06F3/0683 , G06F11/1438 , G06F11/1471 , G06F2201/80 , G06F2201/805 , G06F2201/82
-
公开(公告)号:JP6431536B2
公开(公告)日:2018-11-28
申请号:JP2016525567
申请日:2014-10-21
Applicant: マーベル インターナショナル リミテッド
Inventor: スタージャ、セハット
IPC: G06F12/0811 , G06F12/0813 , G06F12/10 , G06F12/0866
CPC classification number: G06F3/061 , G06F3/0613 , G06F3/0638 , G06F3/0655 , G06F3/0656 , G06F3/0679 , G06F3/0683 , G06F9/4406 , G06F12/0804 , G06F12/0811 , G06F12/0813 , G06F12/0862 , G06F12/0864 , G06F12/0868 , G06F12/0897 , G06F12/10 , G06F12/1027 , G06F2003/0691 , G06F2212/1016 , G06F2212/1021 , G06F2212/152 , G06F2212/154 , G06F2212/161 , G06F2212/171 , G06F2212/20 , G06F2212/202 , G06F2212/214 , G06F2212/22 , G06F2212/222 , G06F2212/251 , G06F2212/305 , G06F2212/50 , G06F2212/60 , G06F2212/6022 , G06F2212/6032 , G06F2212/608 , G06F2212/62 , G11C11/40607 , Y02D10/13
-
公开(公告)号:JP2018173949A
公开(公告)日:2018-11-08
申请号:JP2018052308
申请日:2018-03-20
Applicant: 三星電子株式会社 , Samsung Electronics Co.,Ltd.
Inventor: カチェア, ラムダス , ワーレイ, フレッド , オラリグ, ソンポン ポール , ピント, オスカー
IPC: G06F3/08 , G06F13/10 , G06F13/38 , H04L12/771 , G06F3/06
CPC classification number: G06F3/065 , G06F3/061 , G06F3/0629 , G06F3/0656 , G06F3/067 , G06F11/1008 , G06F13/28 , G06F13/4022
Abstract: 【課題】SSDのデータ複製システム及び方法を提供する。 【解決手段】本発明のデータ複製システムは、複数のeSSD、ファブリックスイッチ、及びベースボード管理コントローラ(BMC)をシャーシ内に備える。BMCは、複数のeSSDの中の1つをアクティブeSSDとして構成し、複数のeSSDの中の1つ以上をパッシブeSSDとして構成する。ファブリックスイッチはアクティブeSSDに向かうパケットをアクティブeSSD及び1つ以上のパッシブeSSDの両方に伝送するようにプログラムされ、アクティブeSSDは、ホストデータを格納し、ホストデータに対応するアドレス及び命令を1つ以上のパッシブeSSDに送信する。1つ以上のパッシブeSSDの各々は、アクティブeSSDから受信されたアドレス及び命令並びにファブリックスイッチによって伝送されたパケット内で受信されたホストデータを用いてホストデータのコピーを格納する。 【選択図】図1
-
公开(公告)号:JP2018526696A
公开(公告)日:2018-09-13
申请号:JP2017556872
申请日:2016-06-24
Applicant: グーグル エルエルシー
Inventor: セレブリン,ベンジャミン・シィ
IPC: G06F12/1081 , G06F12/1027
CPC classification number: G06F13/4022 , G06F3/0611 , G06F3/0656 , G06F3/067 , G06F12/0813 , G06F12/0882 , G06F12/10 , G06F12/1036 , G06F12/1045 , G06F12/1081 , G06F12/109 , G06F12/1425 , G06F2212/1016 , G06F2212/1024 , G06F2212/1044 , G06F2212/1048 , G06F2212/152 , G06F2212/154 , G06F2212/264 , G06F2212/604 , G06F2212/608 , G06F2212/65 , G06F2212/657 , G06F2212/68 , G06F2212/682 , G06F2212/683
Abstract: コンピュータ記憶媒体上で符号化されたコンピュータプログラムを含み、アドレスをスイッチのメモリに格納するための、方法、システム、および装置。上記システムのうちの1つは、バスに接続されたデバイスからパケットを受信しこれらのデバイスにパケットを渡すスイッチを備え、スイッチと上記デバイス各々との間におけるバス上にコンポーネントは存在せず、さらに、スイッチに組込まれ仮想アドレスから物理アドレスへのマッピングを格納するためのメモリと、スイッチに組込まれスイッチによって実行可能な命令を格納する記憶媒体とを備える。この命令がスイッチに実行させる動作は、バスによってスイッチに接続されているデバイスのためのアドレス変換要求に対する、仮想アドレスから物理アドレスへのマッピングを含む応答を受信することと、応答を受信したことに応じて、仮想アドレスから物理アドレスへのマッピングをメモリに格納することとを含む。
-
公开(公告)号:JP2018518736A
公开(公告)日:2018-07-12
申请号:JP2017554294
申请日:2016-05-13
Inventor: ハソーン、ロジャー , ホーリー、ブレット、ウェイン , カロス、マシュー、ジョセフ
CPC classification number: G06F13/4027 , G06F3/0613 , G06F3/0656 , G06F3/067 , G06F5/12 , G06F13/1642 , G06F13/1673 , G06F13/36 , G06F2003/0691 , G06F2205/126 , G06F2213/0008 , H04L47/39
Abstract: 【課題】 制御ユニットにデータを伝送するために1つ又は複数のホストデバイスの複数のチャネルによりバッファ・クレジットを受信する。 【解決手段】 ホストデバイスのチャネルが、データ転送コマンドを、ストレージ・コントローラ内に含まれる制御ユニットに送る。ホストデバイスのチャネルは、制御ユニットとの通信のために、制御ユニットから、ある数のバッファ・クレジットを受信する。受信したバッファ・クレジットの数は、制御ユニットが、チャネルを含む複数のチャネルと通信しながら監視期間中に監視する転送準備動作の数及びリトライ動作の数に基づく。 【選択図】 図2
-
公开(公告)号:JP2018105958A
公开(公告)日:2018-07-05
申请号:JP2016250776
申请日:2016-12-26
Applicant: ルネサスエレクトロニクス株式会社
Inventor: 上原 八弓
IPC: H04N21/436 , G06F13/28 , G09G5/00
CPC classification number: G06T1/60 , G06F3/0656 , G06T2200/28 , H04N21/23611 , H04N2201/0089
Abstract: 【課題】簡易な方式で効率的に画像転送を実行することが可能なデータ転送装置を提供する。 【解決手段】画像バッファメモリの画像データについてディスプレイに転送するデータ転送装置であって、画像データを有効データとし、有効データとダミーデータとからなる転送パケットを生成し、転送パケットをディスプレイに転送するパケット生成部と、画像バッファメモリのデータ蓄積量に基づいて転送パケットの有効データとダミーデータとの比率を調整するデータ調整部とを備える。 【選択図】図1
-
-
-
-
-
-
-
-
-