-
公开(公告)号：JP2018535547A
公开(公告)日：2018-11-29
申请号：JP2018520125
申请日：2016-10-14
发明人： チェン チュン−ミン , ウ マン−タン , ヤン ジェン−ウェイ , ス チエン−シェン , ドー ニャン
IPC分类号： H01L29/788 , H01L29/792 , H01L27/11521 , H01L27/11536 , H01L27/11546 , H01L21/336
CPC分类号： H01L27/11521 , G11C16/0408 , H01L21/28273 , H01L29/42328 , H01L29/66825 , H01L29/788
摘要： 不揮発性メモリセルを形成する方法は、基板内に、離間した第1及び第2の領域を形成することであって、それらの間にチャネル領域を画定する、ことを含む。浮遊ゲートをチャネル領域の第1の部分の上、及び第1の領域の部分の上に形成し、浮遊ゲートは、第1の領域の上に配設された鋭い縁を含む。トンネル酸化物層を鋭い縁の周りに形成する。消去ゲートを第1の領域の上に形成し、消去ゲートは、鋭い縁に面するノッチを含み、ノッチは、トンネル酸化物層によって鋭い縁から絶縁されている。ワード線ゲートを第2の領域に隣接しているチャネル領域の第2の部分の上に形成する。ワード線ゲートの形成を、トンネル酸化物層及び消去ゲートを形成した後に実行する。
-
公开(公告)号：JP6397638B2
公开(公告)日：2018-09-26
申请号：JP2014043444
申请日：2014-03-06
申请人： 株式会社半導体エネルギー研究所
IPC分类号： G11C11/56 , H01L29/786 , H01L21/8242 , H01L27/108 , G11C11/405
CPC分类号： G11C16/24 , G11C11/5642 , G11C16/04 , G11C16/0408 , G11C16/0441 , G11C16/045 , G11C16/08 , H01L27/1156 , H01L27/1225 , H01L29/7869 , H01L29/78696
-
公开(公告)号：JP2018046288A
公开(公告)日：2018-03-22
申请号：JP2017223314
申请日：2017-11-21
申请人： 株式会社半導体エネルギー研究所
IPC分类号： H01L21/8242 , H01L27/108 , H01L27/1156 , H01L21/336 , H01L29/788 , H01L29/792 , H01L27/10 , G11C11/405 , H01L29/786
CPC分类号： G11C14/0018 , G11C8/08 , G11C11/401 , G11C11/403 , G11C16/02 , G11C16/0408 , G11C16/0433 , G11C16/34 , H01L27/1156 , H01L27/1225
摘要： 【課題】長い期間においてデータの保持が可能な記憶装置を提供する。 【解決手段】記憶素子と、上記記憶素子における電荷の供給、保持、放出を制御するため のスイッチング素子として機能するトランジスタとを有する。上記トランジスタは、通常 のゲート電極の他に、閾値電圧を制御するための第2のゲート電極が備えられており、ま た、活性層に酸化物半導体を含むためにオフ電流が極めて低い。上記記憶装置では、絶縁 膜に囲まれたフローティングゲートに高電圧で電荷を注入するのではなく、オフ電流の極 めて低いトランジスタを介して記憶素子の電荷量を制御することで、データの記憶を行う 。 【選択図】図1
-
公开(公告)号：JP6291584B2
公开(公告)日：2018-03-14
申请号：JP2016541556
申请日：2014-12-08
IPC分类号： H01L29/788 , H01L29/792 , H01L27/11521 , H01L21/336
CPC分类号： H01L29/42328 , G11C16/0408 , G11C16/10 , H01L21/28238 , H01L27/11517 , H01L27/11521 , H01L29/42336 , H01L29/66825 , H01L29/7881 , H01L29/7889
-
公开(公告)号：JP2017216456A
公开(公告)日：2017-12-07
申请号：JP2017120976
申请日：2017-06-21
申请人： 株式会社半導体エネルギー研究所
IPC分类号： H01L27/108 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/786 , H01L21/02 , H01L27/12 , H01L21/265 , G11C11/405 , H01L21/8242
CPC分类号： H01L27/1052 , G11C11/404 , G11C11/405 , G11C16/0408 , G11C16/08 , G11C16/24 , H01L21/02565 , H01L21/02631 , H01L21/425 , H01L21/441 , H01L21/477 , H01L27/108 , H01L27/11521 , H01L27/11526 , H01L27/1156 , H01L27/1207 , H01L27/1222 , H01L27/1225 , H01L27/124 , H01L27/1255 , H01L29/66969 , H01L29/78651 , H01L29/7869 , H01L29/78696 , G11C11/4091
摘要： 【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。 【解決手段】酸化物半導体を用いた書き込み用トランジスタ及び該トランジスタと異なる半導体材料を用いた読み出し用トランジスタ及び容量素子を含む不揮発性のメモリセルを有する半導体装置である。メモリセルへの書き込みは、書き込み用トランジスタ162をオン状態とすることにより、書き込み用トランジスタのソース電極(またはドレイン電極)と、容量素子164の電極の一方と、読み出し用トランジスタ160のゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。また、読み出し用トランジスタとして、pチャネル型トランジスタを用いて、読み出し電位を正の電位とする。 【選択図】図1
-
公开(公告)号：JP2017126788A
公开(公告)日：2017-07-20
申请号：JP2017077925
申请日：2017-04-11
申请人： 株式会社半導体エネルギー研究所
IPC分类号： H01L27/108 , H01L27/11517 , H01L29/788 , H01L21/336 , H01L29/792 , H01L21/28 , H01L29/49 , H01L29/423 , H01L29/417 , H01L29/786 , H01L21/8242
CPC分类号： G11C16/0408 , H01L27/11519 , H01L27/11521 , H01L27/1156
摘要： 【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも 制限が無い、新たな構造の半導体装置を提供することを目的の一とする。 【解決手段】トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワ イドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。トランジス タのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわた って情報を保持することが可能である。また、信号線の電位変化のタイミングを、書き込 みワード線の電位変化のタイミングより遅らせる。これによって、データの書き込みミス を防ぐことが可能である。 【選択図】図2
-
公开(公告)号：JP6129454B1
公开(公告)日：2017-05-17
申请号：JP2017044466
申请日：2017-03-09
申请人： 株式会社半導体エネルギー研究所
IPC分类号： H01L21/8242 , H01L27/108 , H01L29/786 , G11C11/405
CPC分类号： G11C16/0408 , H01L27/11519 , H01L27/11521 , H01L27/1156
摘要： 【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも 制限が無い、新たな構造の半導体装置を提供することを目的の一とする。 【解決手段】トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワ イドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。トランジス タのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわた って情報を保持することが可能である。また、信号線の電位変化のタイミングを、書き込 みワード線の電位変化のタイミングより遅らせる。これによって、データの書き込みミス を防ぐことが可能である。 【選択図】図2
-
公开(公告)号：JP6110537B2
公开(公告)日：2017-04-05
申请号：JP2016053726
申请日：2016-03-17
申请人： 株式会社半導体エネルギー研究所
IPC分类号： H01L21/8242 , H01L27/108 , H01L29/786 , G11C11/405
CPC分类号： G11C16/0408 , H01L27/11519 , H01L27/11521 , H01L27/1156
-
公开(公告)号：JP2017509162A
公开(公告)日：2017-03-30
申请号：JP2016566599
申请日：2014-12-15
申请人： シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. , シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc.
IPC分类号： H01L21/336 , G11C16/02 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： G11C16/14 , G11C5/063 , G11C16/0408 , G11C16/0425 , G11C16/16 , H01L27/11519 , H01L27/11521
摘要： 等しい絶縁破壊電圧を有するソース及びドレイン領域、並びにチャネル領域の上に存在する浮遊及び制御ゲートをそれぞれに備える、行及び列に配置されたメモリセル。メモリセル行は、そのクラスタ内でだけ全てのソース領域を連結しているソース線をそれぞれに備えるクラスタ内に配置される。ワード線はそれぞれ、メモリセル行の全ての制御ゲートを連結する。ビット線はそれぞれ、メモリセル列の全てのドレイン領域を連結する。ソース線相互連結部はそれぞれ、クラスタ列の全てのソース線を連結する。1つのクラスタは、そのクラスタのワード線への正電圧及び他のワード線への接地電位、そのクラスタのソース線相互連結部への接地電位及び他のソース線相互連結部への正電圧、並びにそのクラスタのビット線への接地電位及び他のビット線への正電圧を印加することにより、消去される。
-
公开(公告)号：JP2017055121A
公开(公告)日：2017-03-16
申请号：JP2016190578
申请日：2016-09-29
申请人： 株式会社半導体エネルギー研究所
IPC分类号： H01L27/108 , H01L21/8238 , H01L27/092 , H01L27/115 , H01L21/336 , H01L29/788 , H01L29/792 , H01L29/786 , H01L27/08 , H01L21/8234 , H01L27/06 , G11C11/405 , G11C11/404 , H01L21/477 , H01L21/8242
CPC分类号： G11C14/0018 , G11C11/401 , G11C11/403 , G11C16/02 , G11C16/0408 , G11C16/0433 , G11C16/34 , G11C8/08 , H01L27/1156 , H01L27/1225
摘要： 【課題】長い期間においてデータの保持が可能な記憶装置を提供する。 【解決手段】記憶素子と、上記記憶素子における電荷の供給、保持、放出を制御するため のスイッチング素子として機能するトランジスタとを有する。上記トランジスタは、通常 のゲート電極の他に、閾値電圧を制御するための第2のゲート電極が備えられており、ま た、活性層に酸化物半導体を含むためにオフ電流が極めて低い。上記記憶装置では、絶縁 膜に囲まれたフローティングゲートに高電圧で電荷を注入するのではなく、オフ電流の極 めて低いトランジスタを介して記憶素子の電荷量を制御することで、データの記憶を行う 。 【選択図】図1
-
-
-
-
-
-
-
-
-
搜索结果
271 条记录 (耗时 0.05 秒)
