-
公开(公告)号:JP6306578B2
公开(公告)日:2018-04-04
申请号:JP2015519342
申请日:2013-06-26
发明人: ベルントセン フランク , マルヴィク、オーラ , オルセン、ラッセ , ステイプルトン、ヨエル ダヴィッド
IPC分类号: G06F12/14
CPC分类号: G06F3/0622 , G06F3/064 , G06F3/0659 , G06F3/0679 , G06F12/0246 , G06F12/1433 , G06F12/1441 , G06F12/1483 , G06F21/77 , G06F21/79 , G11C16/22
-
公开(公告)号:JP6302020B2
公开(公告)日:2018-03-28
申请号:JP2016171229
申请日:2016-09-01
申请人: 力旺電子股▲分▼有限公司
IPC分类号: G06F21/73
CPC分类号: G11C17/18 , G06F3/0619 , G06F3/064 , G06F3/0673 , G06F11/1076 , G06F12/1408 , G06F21/72 , G06F21/73 , G06F2212/1052 , G06F2212/402 , G11C5/063 , G11C7/10 , G11C7/22 , G11C7/24 , G11C16/0408 , G11C16/08 , G11C16/22 , G11C16/24 , G11C16/26 , G11C16/32 , G11C17/16 , G11C29/785 , H01L27/11206 , H03K3/356113 , H04L9/3278
-
公开(公告)号:JP6234945B2
公开(公告)日:2017-11-22
申请号:JP2014559030
申请日:2014-03-31
申请人: ルネサスエレクトロニクス株式会社
发明人: 谷 国雄
IPC分类号: G11C16/22
CPC分类号: G11C16/14 , G11C16/0416 , G11C16/0425 , G11C16/0475 , G11C16/105 , G11C16/107 , G11C16/22 , G11C16/344 , G11C16/3445 , G11C16/3477 , G11C16/10 , G11C16/28
-
公开(公告)号:JP6166868B2
公开(公告)日:2017-07-19
申请号:JP2012153392
申请日:2012-07-09
CPC分类号: G06F12/0292 , G06F12/0246 , G06F3/0604 , G06F3/064 , G06F3/0679 , G11C16/0483 , G11C16/22 , G06F2212/202 , G06F2212/7207 , H01L2224/32145 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2924/12044 , H01L2924/15311 , H01L2924/181
-
公开(公告)号:JPWO2015151197A1
公开(公告)日:2017-04-13
申请号:JP2014559030
申请日:2014-03-31
申请人: ルネサスエレクトロニクス株式会社
CPC分类号: G11C16/14 , G11C16/0416 , G11C16/0425 , G11C16/0475 , G11C16/10 , G11C16/105 , G11C16/107 , G11C16/22 , G11C16/28 , G11C16/344 , G11C16/3445 , G11C16/3477
摘要: 制御回路(105)は、第1の消去コマンドを受けたときに、第1記憶素子(102)の閾値電圧と第2記憶素子(103)の閾値電圧とをともに増加させる第1プレライト処理の実行を制御し、その後、第1記憶素子(102)の閾値電圧と第2記憶素子(103)の閾値電圧が所定の消去ベリファイレベルより小さくなるまで、第1記憶素子(102)の閾値電圧と第2記憶素子(103)の閾値電圧をともに減少させる消去処理の実行を制御する。制御回路(105)は、第2の消去コマンドを受けたときに、第1記憶素子(102)と第2記憶素子(103)のうちの一方の閾値電圧を増加させる第2プレライト処理の実行を制御し、その後、消去処理の実行を制御する。
-
公开(公告)号:JP2015215930A
公开(公告)日:2015-12-03
申请号:JP2014096667
申请日:2014-05-08
发明人: 神永 雄大
CPC分类号: G06F21/60 , G06F21/575 , G06F21/79 , G06F3/061 , G06F3/0652 , G06F3/0655 , G06F3/0688 , G06F9/00 , G11C16/08 , G11C16/22 , G11C16/26 , G06F2221/2135
摘要: 【課題】セキュリティの高い情報を効果的に保護することができるフラッシュメモリを提供する。 【解決手段】フラッシュメモリは、特定のコマンドが入力されたときに、特定アドレス情報を不揮発性のコンフィギュレーションレジスタ240に設定し、かつ特定データを隠された記憶領域に設定する設定手段を含む。フラッシュメモリはさらに、読出し動作時に、入力されたアドレス情報と特定アドレス情報とを比較する比較部300と、両アドレス情報が一致するとき隠された記憶領域に設定された特定データを読出させ、かつ特定アドレスを消去させ、両アドレス情報が一致しないとき、入力されたアドレス情報に従いメモリアレイに記憶されたデータを読み出させる制御部310とを有する。 【選択図】図9
摘要翻译: 要解决的问题:提供一种能够有效保护高安全性信息的闪速存储器。解决方案:闪速存储器包括:设置装置,当输入特定命令时,将特定地址信息设置在非易失性配置寄存器240中,并设置 隐藏的存储区域中的具体数据。 闪速存储器还包括:比较单元300,其比较输入地址信息和读取时的具体地址信息; 以及控制单元310,其执行控制以读取隐藏存储区域中的特定数据集并且如果两个地址信息匹配则删除特定地址,并且如果两者都是根据输入地址信息读取存储在存储器阵列中的数据 地址信息不匹配。
-
公开(公告)号:JP2015525942A
公开(公告)日:2015-09-07
申请号:JP2015521036
申请日:2013-06-28
申请人: インサイド・セキュア
发明人: マルク・メランダ
CPC分类号: G11C16/14 , G11C16/22 , G11C16/3436 , G11C16/3445
摘要: 本発明は、不揮発性メモリのメモリセルをプログラミングまたは消去する方法に関し、第1のメモリセルの第1の消去またはプログラムサイクルであって、i)少なくとも1つの消去またはプログラムパルス(Np)を第1のメモリセルに印加する(S11)ステップと、ii)消去されたかプログラムされたか、メモリセルの状態を決定する(S14)ステップと、メモリセルが所望の状態ではない場合、ステップi)およびii)を繰り返すステップとを含む、第1の消去またはプログラムサイクルと、所定の回数の消去またはプログラムパルスを第2のメモリセルに印加するステップを含む、第2の消去またはプログラムサイクルとを含む。
摘要翻译: 本发明涉及一种进行编程或擦除的非易失性存储器,所述第一存储器单元的第一擦除或编程周期的存储器单元,i)至少一个擦除或编程脉冲(NP)第一 它被施加到存储单元(S11)和步骤ii)任一编程或擦除,确定所述存储单元(S14)和步骤的状态下,如果存储器单元是不是所希望的状态下,步骤i)和ii) 重复步骤包括第一擦除或编程周期,包括在所述第二存储单元施加预定次数的擦除或编程脉冲的步骤,和第二擦除或编程周期。
-
公开(公告)号:JP5468489B2
公开(公告)日:2014-04-09
申请号:JP2010170776
申请日:2010-07-29
申请人: 株式会社東芝
IPC分类号: G11C16/02 , G11C16/04 , G11C16/06 , H01L21/8247 , H01L27/10 , H01L27/115
CPC分类号: G11C16/0483 , G11C16/22 , H01L27/11578 , H01L27/11582
摘要: According to one embodiment, a method of operating a semiconductor memory device is disclosed. The method can include storing read-only data in at least one selected from a memory cell of an uppermost layer and a memory cell of a lowermost layer of a plurality of memory cells connected in series via a channel body. The channel body extends upward from a substrate to intersect a plurality of electrode layers stacked on the substrate. The method can include prohibiting a data erase operation of the read-only memory cell having the read-only data stored in the read-only memory cell.
-
公开(公告)号:JP2013175252A
公开(公告)日:2013-09-05
申请号:JP2012038567
申请日:2012-02-24
申请人: Toshiba Corp , 株式会社東芝
发明人: HIGASHI YUSUKE , TODA HARUKI , MUROOKA KENICHI , TAKASE SATORU , MITANI YUICHIRO , TORIYAMA SHUICHI
IPC分类号: G11C13/00 , H01L21/8246 , H01L27/10 , H01L27/105 , H01L43/08 , H01L45/00 , H01L49/00
CPC分类号: G11C7/00 , G11C7/04 , G11C11/1695 , G11C13/0002 , G11C13/0023 , G11C13/004 , G11C13/0061 , G11C13/0069 , G11C13/0097 , G11C16/22 , G11C2213/71 , G11C2213/72
摘要: PROBLEM TO BE SOLVED: To provide a countermeasure technique against heat that takes into account local temperature distribution at the time of actual operation.SOLUTION: A semiconductor memory comprises: a memory cell array that is provided with a plurality of blocks disposed in a matrix of n×m (where both of n and m are natural numbers equal to or more than 2) and allows respective ones of the plurality of blocks to independently perform operation of writing, reading or erasure; and a control section that performs a first cycle for performing the operation of writing, reading or erasure with respect to a first block out of the plurality of blocks and performs a second cycle for setting the inside of a range with a constant distance from the first block to a selection prohibition region, setting regions other than a selection region out of the plurality of blocks to a second block and performing the operation of writing, reading or erasure with respect to the second block until temperature relaxation time for relaxing a temperature in and around the first block increased by performing the first cycle elapses.
摘要翻译: 要解决的问题:提供一种在实际操作时考虑局部温度分布的针对热量的对策技术。解决方案:半导体存储器包括:存储单元阵列,其设置有以矩阵形式布置的多个块 n×m(其中n和m都是等于或大于2的自然数),并且允许多个块中的相应块独立地执行写入,读取或擦除的操作; 以及控制部,执行用于执行关于所述多个块中的第一块的写入,读取或擦除操作的第一周期,并且执行第二周期,用于设置与所述第一周期恒定距离的范围的内部 阻止到选择禁止区域,将多个块之外的选择区域以外的区域设置为第二块,并且执行关于第二块的写入,读取或擦除的操作,直到用于放宽温度的温度弛豫时间和 通过执行第一个循环过去,第一个块周围增加。
-
公开(公告)号:JP2013528888A
公开(公告)日:2013-07-11
申请号:JP2013506504
申请日:2010-10-21
发明人: イーレ、マルクス , アウエ、アクセル , スチェルヴィンスキー、ローベルト , ブーベック、オリファー , ハイェク、ヤン , ショクローラヒ、ジャムシッド
CPC分类号: G11C16/06 , G06F12/1433 , G06F21/79 , G11C11/005 , G11C16/22
摘要: The module (230) has two write/read electronic units (132, 162) for two memory areas (133, 163), and an analog circuit part (234) for the write/read electronic units and the memory areas. The analog circuit part comprises a power supply circuit for supplying power to the write/read electronic units and the memory areas, where the module comprises a common interface unit (231) for connecting the write/read electronic units. The memory areas are designed as flash memory regions, and the analog circuit part comprises a charge pump and a write/read amplifier bank. An independent claim is also included for a microcontroller comprising a CPU.
-
-
-
-
-
-
-
-
-