-
公开(公告)号：JP2021507595A
公开(公告)日：2021-02-22
申请号：JP2020532810
申请日：2018-11-07
发明人： ロジャーズ,ポール・エル , ラロッカ,ティモシー・アール
IPC分类号： H03F3/193 , H03K19/0175 , H03F1/42
摘要： 高電圧、高速駆動回路は、ドレイン端子、ゲート端子、およびソース端子を含むFET増幅デバイスを有するソース接地増幅器を備え、FET増幅デバイスはそのゲート端子において制御信号を受け取り、増幅された制御信号をそのドレイン端子から出力する。駆動回路はまた、ドレイン端子、ゲート端子、およびソース端子を含む自己バイアス方式FET負荷デバイスを有する能動負荷を備え、FET負荷デバイスのドレイン端子は電源に接続されており、FET負荷デバイスのソース端子はFET増幅デバイスのドレイン端子に接続されており、FET負荷デバイスのソース端子とゲート端子とは自己バイアスラインにより互いに電気的に接続されている。能動負荷は、自己バイアスラインの中に設けられた、高インピーダンスかつ低容量を提供する負荷抵抗を有する。 【選択図】図1
-
公开(公告)号：JP2020202528A
公开(公告)日：2020-12-17
申请号：JP2019110218
申请日：2019-06-13
申请人： 株式会社村田製作所
摘要： 【課題】回路素子数が低減され小型化された高周波回路を提供する。 【解決手段】高周波回路1は、帯域幅の異なる第1高周波信号および第2高周波信号を増幅可能な電力増幅器10を備え、電力増幅器10に第1高周波信号が入力されている場合には、電力増幅器10に第1バイアス信号が印加され、電力増幅器10に第2高周波信号が入力されている場合には、電力増幅器10に第1バイアス信号と異なる第2バイアス信号が印加される。 【選択図】図1
-
公开(公告)号：JP6784375B2
公开(公告)日：2020-11-11
申请号：JP2017156742
申请日：2017-08-15
申请人： 日本電信電話株式会社 , 国立大学法人東海国立大学機構
-
公开(公告)号：JPWO2019207700A1
公开(公告)日：2020-10-01
申请号：JP2018016945
申请日：2018-04-26
申请人： 三菱電機株式会社
摘要： 従来のドハティ増幅器は、電気長90度を有する負荷変調線路、電気長180度の整数(n)倍を有する周波数補償線路、及び負荷変調線路と周波数補償線路との差分(180°×n−90°)の電気長を有する入力位相調整線路が必要であり、回路サイズが大型化するという課題があった。 本発明のドハティ増幅器は、キャリア増幅器用トランジスタと、ピーク増幅器用トランジスタと、キャリア増幅器用トランジスタの出力端子とピーク増幅器用トランジスタの出力端子との間に接続される伝送線路と、ピーク増幅器用トランジスタの出力端子に並列接続され、使用周波数帯で容量性及び誘導性を有するスタブと、ピーク増幅器用トランジスタの出力端子及び伝送線路と出力負荷とに接続され、出力負荷のインピーダンスを出力負荷よりも低いインピーダンスに変換する出力整合回路とを備える。
-
公开(公告)号：JP2020136902A
公开(公告)日：2020-08-31
申请号：JP2019027851
申请日：2019-02-19
申请人： キオクシア株式会社
发明人： 安田 陽平
摘要： 【課題】差動増幅回路の動作を高速化できる半導体装置及びメモリシステムを提供する。 【解決手段】半導体装置1において、差動増幅回路10を、トランジスタTr1とトランジスタTr2のゲート及びドレインがクロスカップル接続された負荷回路12と、トランジスタTr6及びTr7から構成されるアシスト回路AS1とを組み合わせることにより、ダイオード接続されたトランジスタを用いる必要がなくなるため、内部ノードN1の信号振幅を適切化でき、差動増幅回路10のゲインを増加できるので、差動増幅回路10の動作を高速化できる。 【選択図】図1
-
-
-
公开(公告)号：JP2019033473A
公开(公告)日：2019-02-28
申请号：JP2018098770
申请日：2018-05-23
发明人： アンドレイ アンドレアス , ザオアービーア クラウス , ヴィッテ マルコ , ガルテン オレル , ゲリッツ レイモン , ダリスダ ウーベ , オニマス フロリアン , デューベン ライモ
摘要： 【課題】瞬時帯域幅が大きい単純化された増幅器を提供する。 【解決手段】増幅器回路100は、入力信号101を受けるように構成された入力ポート103を備えた信号分配器102からの別々の重複する周波数帯域の信号を増幅するように構成された少なくとも2つの信号経路109、110を有し、2つの信号経路の増幅信号を合成して合成増幅信号を提供するように構成されたダイプレクサ115とを備える。 【選択図】図1
-
公开(公告)号：JP6420017B1
公开(公告)日：2018-11-07
申请号：JP2018117264
申请日：2018-06-20
申请人： 小倉 将希
发明人： 小倉 静雄
摘要： 【課題】効率が良く電力消費を抑え、Nch MOS FETQ101とNch MOS FETQ102の電圧配分、及びNch MOS FETQ201とNch MOS FETQ202の電圧配分にアンバランスが生じることなく耐圧の比較的低いNch MOS FETが使用できる広帯域の高電圧出力増幅器を提供すること。 【解決手段】正側出力段回路の高電圧増幅器はNch MOS FETQ101と第2のNch MOS FETQ102を備え、負側出力段回路の高電圧増幅器はNch MOS FETQ201とNch MOS FETQ202を備え、Nch MOS FETQ101のソースとNch MOS FETQ102のドレインを接続し、Nch MOS FETQ201のソースとNch MOS FETQ202のドレインを接続し、Nch MOS FETQ102のソース、Nch MOS FETQ202のソース、それぞれ電流制御し、Nch MOS FETQ202のソースを負側フォトカプラーで電流制御し、Nch MOS FETQ101のゲートとNch MOS FETQ201のゲートをコンデンサC151を通して接続した。 【選択図】図2
-
公开(公告)号：JP2018098668A
公开(公告)日：2018-06-21
申请号：JP2016241995
申请日：2016-12-14
申请人： 日本電信電話株式会社
摘要： 【課題】帯域と入力換算ノイズの特性を向上させ、微弱な光の検出を可能とする。 【解決手段】トランスインピーダンス増幅回路は、エミッタ電極が入力端子t0に接続され、コレクタ電極が出力端子t2に接続されたトランジスタxqa10と、ベース電極が入力端子t0に接続され、コレクタ電極がトランジスタxqa10のベース電極に接続されたトランジスタxqa20と、一端が電源電圧に接続され、他端が出力端子t2に接続された抵抗R1と、一端が電源電圧に接続され、他端がトランジスタxqa10のベース電極およびトランジスタxqa20のコレクタ電極に接続された抵抗R2と、一端がトランジスタxqa20のエミッタ電極に接続され、他端が接地された抵抗R4とから構成される。 【選択図】 図1
-
-
-
-
-
-
-
-
-
搜索结果
3840 条记录 (耗时 0.026 秒)
