반도체 장치의 제작 방법

    公开(公告)号:KR102242288B1

    公开(公告)日:2021-04-19

    申请号:KR1020140005242

    申请日:2014-01-15

    IPC分类号: H01L29/786 H01L21/336

    摘要: 본발명은, 산화물반도체막을이용한반도체장치에서산화물반도체막의결함을저감하는것을과제로한다. 또한, 산화물반도체막을이용한반도체장치에서전기특성을향상시키는것을과제로한다. 또한, 산화물반도체막을이용한반도체장치에서신뢰성을향상시키는것을과제로한다. 기판위에게이트전극및 게이트절연막을형성하고, 게이트절연막위에, 산화물반도체막을형성하고, 산화물반도체막에접하는한쌍의전극을형성하고, 산화물반도체막, 및상기한쌍의전극위에, 280℃이상 400℃이하의성막조건을이용한플라즈마 CVD법에의해제 1 산화물절연막을형성하고, 제 1 산화물절연막위에제 2 산화물절연막을형성하고, 150℃이상 400℃이하, 바람직하게는 300℃이상 400℃이하, 바람직하게는 320℃이상 370℃이하에서가열처리를행하는반도체장치의제작방법이다.

    반도체 장치와 그 제작 방법
    7.
    发明公开
    반도체 장치와 그 제작 방법 审中-实审
    半导体器件及其制造方法

    公开(公告)号:KR1020140108120A

    公开(公告)日:2014-09-05

    申请号:KR1020140015684

    申请日:2014-02-11

    IPC分类号: H01L29/786 H01L21/336

    摘要: A transistor or the like having high field-effect mobility is provided. A transistor or the like having stable electrical characteristics is provided. A semiconductor device including a first oxide semiconductor layer, a second oxide semiconductor layer, a gate insulating film, and a gate electrode which partly overlap with one another is provided. The second oxide semiconductor layer is positioned between the first oxide semiconductor layer and the gate insulating film. The gate insulating film is positioned between the second oxide semiconductor layer and the gate electrode. The first oxide semiconductor layer has fewer oxygen losses than those of the second oxide semiconductor layer.

    摘要翻译: 提供具有高场效应迁移率的晶体管等。 提供具有稳定电特性的晶体管等。 提供了包括第一氧化物半导体层,第二氧化物半导体层,栅极绝缘膜和彼此部分重叠的栅电极的半导体器件。 第二氧化物半导体层位于第一氧化物半导体层和栅极绝缘膜之间。 栅极绝缘膜位于第二氧化物半导体层和栅电极之间。 第一氧化物半导体层比第二氧化物半导体层具有更少的氧损失。

    반도체 장치의 제작 방법
    8.
    发明公开
    반도체 장치의 제작 방법 审中-实审
    制造半导体器件的方法

    公开(公告)号:KR1020140094448A

    公开(公告)日:2014-07-30

    申请号:KR1020140005242

    申请日:2014-01-15

    IPC分类号: H01L29/786 H01L21/336

    摘要: The tasks of the present invention are to reduce defects in an oxide semiconductor membrane in a semiconductor device using an oxide semiconductor membrane, improve electric properties of the semiconductor device using the oxide semiconductor membrane, and improve reliability of the semiconductor device using the oxide semiconductor membrane. A method of manufacturing a semiconductor device includes: formation of a gate electrode and a gate insulation membrane on a substrate; formation of an oxide semiconductor membrane and a pair of electrodes on the gate insulation membrane; formation of a first oxide insulation membrane on the oxide semiconductor membrane and the pair of the electrodes through a plasma CVD method using a deposition condition requiring at least 280 and at most 400°C; formation of a second oxide insulation membrane on the first oxide insulation membrane; and execution of a heating process at a temperature between at least 150 and at most 400°C, desirably between at least 300 and at most 400°C, and more desirably between at least 320 and at most 370°C.

    摘要翻译: 本发明的任务是减少使用氧化物半导体膜的半导体器件中的氧化物半导体膜中的缺陷,改善使用氧化物半导体膜的半导体器件的电特性,并提高使用氧化物半导体膜的半导体器件的可靠性 。 制造半导体器件的方法包括:在衬底上形成栅电极和栅极绝缘膜; 在栅绝缘膜上形成氧化物半导体膜和一对电极; 通过等离子体CVD法,使用需要至少280和最多400℃的沉积条件,在氧化物半导体膜和一对电极上形成第一氧化物绝缘膜; 在第一氧化物绝缘膜上形成第二氧化物绝缘膜; 并且在至少150℃至400℃之间的温度下,优选在至少300℃至400℃之间,更优选在至少320℃至370℃之间的温度下进行加热过程。

    반도체 장치와 그 제작 방법

    公开(公告)号:KR102238682B1

    公开(公告)日:2021-04-08

    申请号:KR1020140015684

    申请日:2014-02-11

    IPC分类号: H01L29/786 H01L21/336

    摘要: 본발명은전계효과이동도가높은트랜지스터등을제공할수 있다. 또는, 전기특성이안정된트랜지스터등을제공할수 있다. 부분적으로중첩하여제공된제 1 산화물반도체층, 제 2 산화물반도체층, 게이트절연막, 및게이트전극을가지고, 제 2 산화물반도체층은제 1 산화물반도체층과게이트절연막사이에위치하고, 게이트절연막은제 2 산화물반도체층과게이트전극사이에위치하고, 제 1 산화물반도체층은제 2 산화물반도체층보다산소결손량이적은반도체장치이다.

    표시 장치
    10.
    发明公开

    公开(公告)号:KR20210021614A

    公开(公告)日:2021-02-26

    申请号:KR20217005067

    申请日:2014-11-24

    IPC分类号: H01L27/32 H01L27/12

    摘要: 본발명의목적은하나의기판위에복수종류의회로를형성하고, 복수종류의회로의특성에대응하는복수종류의트랜지스터를제공한표시장치를제공하는것이다. 표시장치는하나의기판(11) 위의, 화소부와화소부를구동하는구동회로를포함한다. 화소부는제 1 산화물반도체막(84)을포함하는제 1 트랜지스터(10m)를포함한다. 구동회로는제 2 산화물반도체막(82)을포함하는제 2 트랜지스터(10k)를포함한다. 제 1 산화물반도체막(84) 및제 2 산화물반도체막(82)은하나의절연표면위에형성된다. 제 1 트랜지스터(10m)의채널길이는제 2 트랜지스터(10k)의채널길이보다길다. 제 1 트랜지스터(10m)의채널길이는 2.5μm 이상이다.