公开(公告)号：KR101815256B1

公开(公告)日：2018-01-08

申请号：KR1020110063035

申请日：2011-06-28

申请人： 삼성디스플레이 주식회사

发明人： 최종현 ,  오재환

IPC分类号： H01L51/50 ,  H05B33/06 ,  H01L51/54 ,  H05B33/10

CPC分类号： H01L27/3262 ,  H01L27/3248 ,  H01L27/3274 ,  H01L27/3276 ,  H01L29/41733 ,  H01L29/66765 ,  H01L51/0508 ,  H01L51/0512 ,  H01L51/0541 ,  H01L51/56 ,  H01L2227/32 ,  H01L2227/323 ,  H01L2924/13069 ,  H01L2924/1307

摘要： 본발명은활성층, 상기활성층과절연되며게이트하부전극및 게이트상부전극을포함하는게이트전극, 상기게이트전극과절연되어상기활성층과접촉하는소스전극및 드레인전극을포함하는박막트랜지스터; 상기박막트랜지스터와전기적으로연결되며, 상기게이트하부전극과동일층에형성된화소전극, 발광층을포함하는중간층, 및대향전극이순차적으로적층된유기발광소자; 및상기박막트랜지스터또는상기유기발광소자와전기적으로커플링되며, 상기게이트하부전극과동일층에형성된패드제1전극, 상기게이트상부전극과동일층에형성된패드제2전극및 상기패드제2전극상에투명도전성산화물(Transparent Conductive Oxide)을포함하는패드제3전극이순차적으로적층된패드전극; 을포함하는유기발광표시장치를제공한다.

公开(公告)号：KR1020170130670A

公开(公告)日：2017-11-29

申请号：KR1020160060942

申请日：2016-05-18

申请人： 충남대학교산학협력단

发明人： 이가원 ,  윤호진

IPC分类号： H01L29/786 ,  H01L29/66

CPC分类号： H01L29/78696 ,  H01L29/66636 ,  H01L29/78618 ,  H01L29/7869 ,  H01L2924/13069

摘要： 본발명은박막트랜지스터및 이의제조방법에관한것으로, 본발명의일 실시예에따른박막트랜지스터는채널층, 채널층 상의소스전극및 드레인전극및 채널층과절연된게이트전극을포함하고, 채널층은두께에따라상이한결정특성을가지며, 상기소스전극및 상기드레인전극의아래부분이나머지부분보다더 두껍게형성될수 있다.

摘要翻译： 根据本发明实施例的薄膜晶体管包括沟道层，在沟道层上的源电极和漏电极以及与沟道层绝缘的栅电极， 并且源电极和漏电极的下部可以形成为比其余部分更厚。

公开(公告)号：KR1020170106270A

公开(公告)日：2017-09-20

申请号：KR1020170115861

申请日：2017-09-11

申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼

发明人： 사카타준이치로 ,  히로하시타쿠야 ,  키시다히데유키

IPC分类号： H01L29/786 ,  H01L29/49 ,  H01L29/45 ,  H01L21/02 ,  H01L27/12

CPC分类号： H01L29/7869 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02631 ,  H01L27/1225 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/24 ,  H01L29/41733 ,  H01L29/42356 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66969 ,  H01L29/78606 ,  H01L29/78618 ,  H01L29/78693 ,  H01L29/78696 ,  H01L27/1288 ,  H01L29/45 ,  H01L2924/13069

摘要： 안정한전기특성을갖는박막트랜지스터를갖는신뢰성이좋은반도체장치를제공하는것이과제의하나가된다. 반도체층을산화물반도체층으로하는역 스태거형박막트랜지스터를포함하는반도체장치에있어서, 산화물반도체층위에버퍼층을갖는다. 버퍼층은반도체층의채널형성영역과, 소스전극층및 드레인전극층에접한다. 버퍼층은막 내에저항분포를갖고, 반도체층의채널형성영역위에형성되는영역의전기전도도(傳導度)는반도체층의채널형성영역의전기전도도보다낮고, 소스전극층및 드레인전극층과접하는영역의전기전도도는반도체층의채널형성영역의전기전도도보다높다.

摘要翻译： 提供具有电特性稳定的薄膜晶体管的可靠性高的半导体装置成为问题。 一种半导体器件，包括具有作为氧化物半导体层的半导体层的反交错型薄膜晶体管，半导体器件在氧化物半导体层上具有缓冲层。 缓冲层与半导体层的沟道形成区域以及源电极层和漏电极层接触。 所述缓冲层具有在膜中的电阻分布，以在半导体层（传导度）小于信道形成半导体层，该区域的与所述源电极层及漏电极层相接触的导电性的区域的导电性较低的沟道形成区上形成的区域的导电性 高于半导体层的沟道形成区域的导电率。

公开(公告)号：KR1020170050729A

公开(公告)日：2017-05-11

申请号：KR1020150152619

申请日：2015-10-30

申请人： 엘지디스플레이 주식회사

发明人： 김은아 ,  권세열 ,  이미름 ,  박찬일

IPC分类号： H01L27/32 ,  H01L51/52

CPC分类号： H01L27/3244 ,  H01L27/1218 ,  H01L27/124 ,  H01L29/42384 ,  H01L29/43 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/78603 ,  H01L51/055 ,  H01L51/102 ,  H01L51/5218 ,  H01L51/5234 ,  H01L51/5271 ,  H01L51/5284 ,  H01L51/56 ,  H01L2924/13069

摘要： 본발명은편광판을삭제함에도표시패널내부에마련된전극들의반사도를줄임으로써, 표시패널의야외시인성을향상시킬수 있는유기발광표시장치를제공하는것을기술적과제로한다. 본발명의실시예에따른유기발광표시장치는베이스기판, 상기베이스기판의상면에배치된버퍼층, 상기버퍼층상에배치되며, 게이트전극, 소스전극, 및드레인전극을포함하는박막트랜지스터, 및상기박막트랜지스터와연결되며상기박막트랜지스터상에배치된유기발광다이오드를구비하고, 상기게이트전극, 소스전극, 및드레인전극중 적어도어느하나는순차적으로배치된반투과금속층, 투명금속층, 및반사금속층을포함한다.

摘要翻译： 本发明剂通过减小显示面板虽然偏振片除去内部设置的电极的反射率，有机发光显示装置，可以提高显示面板和技术的室外可视性。 根据本发明的一个实施方式的OLED显示器被布置在缓冲层上，布置在所述基底基板的上表面上的缓冲层，所述基底基板，薄膜包括栅电极，源电极，和漏电极，晶体管，与薄膜 被连接到该晶体管被提供有设置在TFT中，栅极电极，源极电极上的有机发光二极管，和所述漏电极中的至少一个包括一个半透明金属层，透明金属层，和金属反射层设置在序列 。

公开(公告)号：KR1020160108660A

公开(公告)日：2016-09-20

申请号：KR1020150030485

申请日：2015-03-04

申请人： 삼성디스플레이 주식회사

发明人： 김병용 ,  전웅기 ,  김현진 ,  송진호

IPC分类号： H01L29/786 ,  H01L27/32

CPC分类号： H01L27/1248 ,  H01L21/31116 ,  H01L27/124 ,  H01L27/127 ,  H01L29/66765 ,  H01L29/78669 ,  H01L29/41733 ,  G02F1/136227 ,  H01L29/78618 ,  H01L27/3262 ,  H01L27/3274 ,  H01L29/78606 ,  H01L2924/13069

摘要： 박막트랜지스터기판은 1 방향으로연장되는게이트라인과전기적으로연결되는게이트전극, 상기게이트전극과중첩하는액티브패턴, 상기제1 방향과교차하는제2 방향으로연장되는데이터라인과전기적으로연결되고, 상기액티브패턴상에배치되는소스전극및 상기소스전극과이격되어배치되는드레인전극을포함하는스위칭소자, 상기스위칭소자상에배치되는유기막, 상기유기막상에배치되는제1 전극및 상기제1 전극과중첩하며, 상기드레인전극과전기적으로연결되고, 상기제1 전극보다두껍게형성되는제2 전극을포함한다.

摘要翻译： 薄膜晶体管基板及其制造方法技术领域本发明涉及薄膜晶体管基板及其制造方法。 所述薄膜晶体管基板包括：开关器件，包括电连接到沿第一方向延伸的栅极线的栅电极，与所述栅电极重叠的有源图案，与连接到所述栅电极的数据线电连接的源电极 与所述第一方向相交的第二方向，并且设置在所述有源图案上;以及漏电极，与所述源电极分离; 设置在开关装置上的有机膜; 设置在有机膜上的第一电极; 并且与第一电极重叠的第二电极电连接到漏电极，并且形成为比第一电极厚。

公开(公告)号：KR1020160104772A

公开(公告)日：2016-09-06

申请号：KR1020150027073

申请日：2015-02-26

申请人： 삼성디스플레이 주식회사

发明人： 양신혁 ,  김태영 ,  박혜향

IPC分类号： H01L29/786 ,  H01L27/32

CPC分类号： H01L27/3262 ,  H01L21/47576 ,  H01L21/477 ,  H01L27/3248 ,  H01L29/24 ,  H01L29/42356 ,  H01L29/42384 ,  H01L29/66969 ,  H01L29/7869 ,  H01L29/78696 ,  H01L2227/323 ,  H01L29/78606 ,  H01L29/78618 ,  H01L2227/32 ,  H01L2924/13069

摘要： 산화물반도체소자는기판상에배치되는제1 절연층패턴및 제2 절연층패턴, 상기제1 및제2 절연층패턴들상에배치되며, 상기제1 절연층패턴및 상기제2 절연층패턴으로부터각기유래되는소스영역및 드레인영역과상기소스및 드레인영역사이의채널영역을포함하는액티브층, 상기액티브층의소스영역에접촉되는소스전극, 그리고상기액티브층의드레인영역에접촉되는드레인전극을포함할수 있다. 상기소스영역및 상기드레인영역은각기상기제1 절연층패턴및 상기제2 절연층패턴으로부터불순물들이확산되어형성될수 있다.

摘要翻译： 氧化物半导体器件可以包括：第一绝缘层图案和设置在基板上的第二绝缘层图案; 设置在所述第一绝缘图案和所述第二绝缘图案上的有源层，分别包括源区域，漏极区域和设置在所述源极区域和所述漏极区域之间的沟道区域; 源电极与有源层的源极区域接触; 以及与有源层的漏极区域接触的漏电极。 源极区域和漏极区域由从第一和第二绝缘图案扩散的杂质形成。

公开(公告)号：KR1020160098601A

公开(公告)日：2016-08-19

申请号：KR1020150019663

申请日：2015-02-09

申请人： 삼성디스플레이 주식회사

发明人： 김현철

IPC分类号： H01L29/786 ,  H01L27/32

CPC分类号： H01L27/1229 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/127 ,  H01L27/1274 ,  H01L27/3262 ,  H01L29/78675 ,  H01L29/78696 ,  H01L29/78606 ,  H01L2227/32 ,  H01L2924/13069

摘要： 본발명은기판, 상기기판상에배치된박막트랜지스터및 상기박막트랜지스터의상부또는주변부에배치되는적어도하나의더미홀을갖는절연막을구비하고, 상기적어도하나의더미홀에매립되는물질은상기절연층의물질과상이하고절연성인, 박막트랜지스터기판을위하여, 박막트랜지스터기판, 이를구비한디스플레이장치, 박막트랜지스터기판제조방법및 디스플레이장치제조방법을제공한다.

摘要翻译： 本发明提供一种薄膜晶体管基板，包括该薄膜晶体管基板的显示装置，薄膜​​晶体管基板的制造方法以及显示装置的制造方法。 薄膜晶体管基板包括：基板; 布置在所述基板上的薄膜晶体管; 以及绝缘层，其具有布置在薄膜晶体管的上部或周边部分上的至少一个虚拟孔。 掩埋在至少一个虚拟孔中的材料与绝缘层的材料不同，并且具有绝缘性。 因此，能够防止产生具有不均匀亮度的图像。

公开(公告)号：KR1020160097428A

公开(公告)日：2016-08-18

申请号：KR1020150018623

申请日：2015-02-06

申请人： 서울대학교산학협력단

发明人： 김연상 ,  임건희 ,  이응규

IPC分类号： H01L29/786 ,  H01L21/324

CPC分类号： H01L29/7869 ,  H01L21/324 ,  H01L2924/13069

摘要： 본발명은종래의산화물박막트랜지스터에비해월등하게모빌리티가증가되어투명디스플레이, 특히대면적디스플레이에적용할수 있는고성능산화물박막트랜지스터의제조방법에관한것이다.

摘要翻译： 本发明涉及一种具有高性能的氧化物薄膜晶体管的制造方法，与现有氧化物薄膜晶体管相比具有特别增加的迁移率。 因此，具有高性能的氧化物薄膜晶体管能够应用于透明显示器，具体地应用于大尺寸显示器。 具有高性能的氧化物薄膜晶体管的制造方法包括：在手套箱中用氧化物绝缘体溶液涂布基板的步骤，并在100-300℃的温度下预热基板; 在100〜600℃的温度下在15〜80％的湿度下加热基板的步骤，并将其冷却以形成氧化物绝缘体薄膜; 以及在手套箱中用氧化物半导体溶液涂覆氧化物绝缘体薄膜并加热该氧化物绝缘体薄膜以形成氧化物半导体薄膜的步骤。

公开(公告)号：KR1020150102742A

公开(公告)日：2015-09-07

申请号：KR1020150028470

申请日：2015-02-27

申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼

发明人： 야마자키슌페이 ,  고에즈카준이치 ,  진쵸마사미 ,  구로사키다이스케

IPC分类号： H01L29/786 ,  H01L21/322 ,  H01L27/32

CPC分类号： H01L29/7869 ,  H01L27/1218 ,  H01L27/1225 ,  H01L27/1237 ,  H01L29/24 ,  H01L29/4908 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66969 ,  H01L29/78606 ,  H01L29/78648 ,  H01L29/78696 ,  H01L21/3226 ,  H01L27/3262 ,  H01L2924/13069

摘要： 본 발명은, 산화물 반도체를 갖는 트랜지스터를 사용한 반도체 장치에 있어서, 전기 특성의 변동을 억제함과 함께, 신뢰성을 향상시킨다.
트랜지스터를 갖는 반도체 장치로서, 트랜지스터는 게이트 전극과, 게이트 전극 위의 제1 절연막과, 제1 절연막 위의 제2 절연막과, 제2 절연막 위의 산화물 반도체막과, 산화물 반도체막에 전기적으로 접속되는 소스 전극과, 산화물 반도체막에 전기적으로 접속되는 드레인 전극을 갖고, 트랜지스터 위에는 제3 절연막이 형성되고, 제3 절연막 위에는 제4 절연막이 형성되며, 제3 절연막은 산소를 갖고, 제4 절연막은 질소를 가지며, 제3 절연막은 승온 탈리 가스 분석법에 있어서 산소 분자의 방출량이 1×10
19 개/㎤ 이상이고, 제4 절연막은 승온 탈리 가스분석법에 있어서 산소 분자의 방출량이 1×10
19 개/㎤ 미만이다.

摘要翻译： 关于包括具有氧化物半导体的晶体管的半导体器件的本发明，抑制电特性的变化并同时提高可靠性。 作为包括晶体管的半导体器件，晶体管包括：栅电极，栅电极顶部的第一绝缘膜，第一绝缘膜顶部的第二绝缘膜，第一绝缘膜的顶部上的氧化物半导体膜 第二绝缘膜; 用氧化物半导体膜电子访问的源电极; 以及利用氧化物半导体膜电接续的漏电极。 第三绝缘膜形成在晶体管的顶部，第四绝缘膜形成在第三绝缘膜上，第三绝缘膜具有氧，第四绝缘膜具有氮。 关于加热解吸气体分析方法的第三绝缘膜具有大于或等于1×1019分子/ cm 3的氧分子的发射量。 关于加热的解吸气体分析方法的第四绝缘膜作为氧分子的发射量小于1×1019分子/ cm 3。

公开(公告)号：KR1020150101416A

公开(公告)日：2015-09-03

申请号：KR1020150026036

申请日：2015-02-24

申请人： 엘지디스플레이 주식회사

发明人： 김태환 ,  김기태 ,  이진복

IPC分类号： H01L27/32 ,  H01L29/786

CPC分类号： H01L27/3262 ,  H01L29/78606 ,  H01L29/78618 ,  H01L29/78645 ,  H01L29/7869 ,  H01L2227/32 ,  H01L2924/13069

摘要： 본 발명은 기판, 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하는 표시장치를 제공한다. 제1 박막 트랜지스터는 기판 위에 배치되며, 다결정 반도체 층, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함한다. 제2 박막 트랜지스터는 기판 위에서 제1 박막 트랜지스터와 이격되어 배치되며, 산화물 반도체 층, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함한다. 제1 게이트 전극과 제2 게이트 전극은 게이트 절연막 상부 표면 위의 동일한 층에서 서로 이격하여 배치된다. 제1 게이트 전극과 제2 게이트 전극의 상부 표면 위에는 질화막과 산화막이 순차적으로 적층된 제1 및 제2중간 절연막이 배치된다. 기판과 산화물 반도체 층의 사이에는 섬 형태로 형성된 더미 반도체층과, 더미 반도체층 위에 위치하는 버퍼 층을 포함한다.

摘要翻译： 本发明提供一种包括第一薄膜晶体管和第二薄膜晶体管的显示装置。 第一薄膜晶体管设置在基板上，并且包括多晶半导体层，第一栅电极，第一源电极和第一漏电极。 第二薄膜晶体管与第一薄膜晶体管分开设置，包括氧化物半导体层，第一栅电极，第二源电极和第二漏电极。 第一栅极电极和第二栅电极在栅极绝缘膜的上表面上的同一层上彼此分开设置。 第一和第二中间绝缘膜，其中氮化物膜和氧化膜顺序堆叠，设置在第一栅电极和第二栅电极的上表面上。 形成为岛状的虚设半导体层和位于虚拟半导体层上的缓冲层位于基板和氧化物半导体层之间。