-
71.半導體元件的製造方法 SHALLOW SOURCE/DRAIN REGIONS FOR CMOS TRANSISTORS 有权
简体标题: 半导体组件的制造方法 SHALLOW SOURCE/DRAIN REGIONS FOR CMOS TRANSISTORS公开(公告)号:TWI270945B
公开(公告)日:2007-01-11
申请号:TW095104336
申请日:2006-02-09
IPC分类号: H01L
CPC分类号: H01L21/26506 , H01L21/26513 , H01L21/2658 , H01L29/6659 , H01L29/66772 , H01L29/7833
摘要: 本發明提出一半導體元件的製造方法,該半導體元件具有淺型以及高摻雜濃度的源極/汲極區域。其製造方法包括:在一基板上製造一閘極電極;藉由佈植離子將該基板之源極/汲極區域轉換為一非晶狀態;在上述源極/汲極區域佈值離子,以執行一同步佈植製程;佈植一或複數個佈植物,以製造低摻雜汲極(LDD)以及源極/汲極區域;以及將該基板再結晶。其中,用來形成LDD以及源極/汲極區域的離子之擴散被非晶化區域與同步佈植區域有效地限制或降低。
简体摘要: 本发明提出一半导体组件的制造方法,该半导体组件具有浅型以及高掺杂浓度的源极/汲极区域。其制造方法包括:在一基板上制造一闸极电极;借由布植离子将该基板之源极/汲极区域转换为一非晶状态;在上述源极/汲极区域布值离子,以运行一同步布植制程;布植一或复数个布植物,以制造低掺杂汲极(LDD)以及源极/汲极区域;以及将该基板再结晶。其中,用来形成LDD以及源极/汲极区域的离子之扩散被非晶化区域与同步布植区域有效地限制或降低。
-
72.製備半導體之方法 METHOD OF MANUFACTURING SEMICONDUCTORS 审中-公开
简体标题: 制备半导体之方法 METHOD OF MANUFACTURING SEMICONDUCTORS公开(公告)号:TW200631103A
公开(公告)日:2006-09-01
申请号:TW094137060
申请日:2005-10-21
IPC分类号: H01L
CPC分类号: H01L21/26513 , H01L21/26566 , H01L21/2658 , H01L21/26586 , H01L21/324 , H01L21/823814 , H01L29/1045 , H01L29/1083 , H01L29/4933 , H01L29/665 , H01L29/6659
摘要: 本發明揭示一種生產用於PMOS電晶體之超淺接面的方法,其消除對於預先非晶化植入之需要。該方法利用十八硼烷,B18H22。根據本發明,可消除預先非晶化步驟,大大減低了每個處理晶圓之成本。已建議一合適處理序列以利用簇離子植入製造PMOS。此外,本發明描述了傾斜植入(tilted implant)在源極/汲極延伸及口袋型植入中之新型用途。
简体摘要: 本发明揭示一种生产用于PMOS晶体管之超浅接面的方法,其消除对于预先非晶化植入之需要。该方法利用十八硼烷,B18H22。根据本发明,可消除预先非晶化步骤,大大减低了每个处理晶圆之成本。已建议一合适处理串行以利用簇离子植入制造PMOS。此外,本发明描述了倾斜植入(tilted implant)在源极/汲极延伸及口袋型植入中之新型用途。
-
公开(公告)号:TWI258805B
公开(公告)日:2006-07-21
申请号:TW094100424
申请日:2005-01-07
发明人: 場色正昭 BAIRO, MASAAKI
IPC分类号: H01L
CPC分类号: H01L29/7378 , H01L21/26513 , H01L21/2658 , H01L21/8249 , H01L27/0623 , H01L29/1004 , H01L29/41708 , H01L29/42304 , H01L29/66287
摘要: 本發明之課題在於藉由簡單的方法,防止雙極電晶體之電流增益之偏差,並且減低基極電阻。因此,本發明係在半導體基板上形成基極層之後,於層疊在此基極層上之絕緣膜,同時形成基極電極引出用開口及射極電極引出用開口,接著於前述基極電極引出用開口形成基極電極引出部,於前述射極電極引出用開口形成射極電極引出部。
简体摘要: 本发明之课题在于借由简单的方法,防止双极晶体管之电流增益之偏差,并且减低基极电阻。因此,本发明系在半导体基板上形成基极层之后,于层叠在此基极层上之绝缘膜,同时形成基极电极引出用开口及射极电极引出用开口,接着于前述基极电极引出用开口形成基极电极引出部,于前述射极电极引出用开口形成射极电极引出部。
-
74.具獨立可變之化學氣相沉積層、同形性、應力及組成的極低溫化學氣相沉積製程 VERY LOW TEMPERATURE CVD PROCESS WITH INDEPENDENTLY VARIABLE CONFORMALITY, STRESS AND COMPOSITION OF THE CVD LAYER 审中-公开
简体标题: 具独立可变之化学气相沉积层、同形性、应力及组成的极低温化学气相沉积制程 VERY LOW TEMPERATURE CVD PROCESS WITH INDEPENDENTLY VARIABLE CONFORMALITY, STRESS AND COMPOSITION OF THE CVD LAYER公开(公告)号:TW200609373A
公开(公告)日:2006-03-16
申请号:TW094114287
申请日:2005-05-03
发明人: 塙廣二 HANAWA, HIROJI , 拉馬斯瓦米卡提克 PAMASWAMY, KARTIK , 柯林肯尼S COLLINS, KENNETH S. , 阿巴雅提亞彌爾 AL-BAYATI, AMIR , 加洛比亞久 GALLO, BIAGIO , 蓋葉安卓 NGUYEN, ANDREW
CPC分类号: H01L21/02274 , C23C14/48 , C23C16/507 , H01J37/321 , H01J37/32174 , H01J37/32357 , H01J37/32412 , H01J2237/2001 , H01L21/02126 , H01L21/2236 , H01L21/26513 , H01L21/2658 , H01L21/31604 , H01L21/318 , H01L21/823807 , H01L21/823814 , H01L21/823842 , H01L29/6659 , Y10T29/5313
摘要: 一種在工件上沈積含矽、氮、氫或氧中任何元素之塗層的低溫製程,其包括下列步驟:將該工件放置在反應室中並面向反應室製程區;將含矽、氮、氫或氧中任何元素的製程氣體引入反應室;藉由在反應室外部再進入管的一部分施加約10MHz高頻射頻電漿源功率並形成再進入路徑一部分的方式,而在通過製程區的再進入路徑中形成環形射頻電漿流;向工件施加一或幾MHz低頻射頻電漿偏壓功率,維持工件的溫度在大約100℃以下。
简体摘要: 一种在工件上沉积含硅、氮、氢或氧中任何元素之涂层的低温制程,其包括下列步骤:将该工件放置在反应室中并面向反应室制程区;将含硅、氮、氢或氧中任何元素的制程气体引入反应室;借由在反应室外部再进入管的一部分施加约10MHz高频射频等离子源功率并形成再进入路径一部分的方式,而在通过制程区的再进入路径中形成环形射频等离子流;向工件施加一或几MHz低频射频等离子偏压功率,维持工件的温度在大约100℃以下。
-
公开(公告)号:TW200539325A
公开(公告)日:2005-12-01
申请号:TW094109532
申请日:2005-03-28
IPC分类号: H01L
CPC分类号: H01J37/3171 , H01J2237/0455 , H01J2237/057 , H01J2237/1502 , H01J2237/20228 , H01J2237/24528 , H01J2237/24542 , H01L21/26513 , H01L21/2658
摘要: 本發明之離子植入裝置具備有:離子源,其包含有所希望之離子種,用來產生具有幅度大於基板82之短邊幅度之片狀之離子束20;質量分離磁鐵36,其使離子束20彎曲到與其片面20s正交之方向,用來篩選和導出所希望之離子種;分離縫隙72,其與質量分離磁鐵36合作,用來篩選所希望之離子種和使其通過;和基板驅動裝置86,其在通過分離縫隙72之離子束20之照射區域內,在與離子束20之片面20s實質上正交之方向,往復地驅動基板82。
简体摘要: 本发明之离子植入设备具备有:离子源,其包含有所希望之离子种,用来产生具有幅度大于基板82之短边幅度之片状之离子束20;质量分离磁铁36,其使离子束20弯曲到与其片面20s正交之方向,用来筛选和导出所希望之离子种;分离缝隙72,其与质量分离磁铁36合作,用来筛选所希望之离子种和使其通过;和基板驱动设备86,其在通过分离缝隙72之离子束20之照射区域内,在与离子束20之片面20s实质上正交之方向,往复地驱动基板82。
-
76.單晶矽基板、絕緣層上覆矽(SOI)基板、半導體裝置、顯示裝置及半導體裝置之製造方法 SINGLE-CRYSTAL SILICON SUBSTRATE, SOI SUBSTRATE, SEMICONDUCTOR DEVICE, DISPLAY DEVICE, AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE 失效
简体标题: 单晶硅基板、绝缘层上覆硅(SOI)基板、半导体设备、显示设备及半导体设备之制造方法 SINGLE-CRYSTAL SILICON SUBSTRATE, SOI SUBSTRATE, SEMICONDUCTOR DEVICE, DISPLAY DEVICE, AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE公开(公告)号:TW200416965A
公开(公告)日:2004-09-01
申请号:TW092126486
申请日:2003-09-25
IPC分类号: H01L
CPC分类号: H01L27/1266 , H01L21/26506 , H01L21/26566 , H01L21/2658 , H01L21/76254 , H01L27/1229 , H01L27/1251 , H01L27/3244 , H01L29/78603 , H01L29/78654 , H01L29/78666 , H01L29/78675 , H01L2221/68363 , H01L2224/24226 , H01L2924/01019 , H01L2924/01021 , H01L2924/01046 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/12032 , H01L2924/12041 , H01L2924/12044 , H01L2924/1305 , H01L2924/13091 , H01L2924/00
摘要: 本發明係提供一種有關單晶矽基板、絕緣層上覆矽(SOI)基板、半導體裝置、顯示裝置及半導體裝置之製造方法之相關技術,本發明之半導體裝置係在絕緣基板上具備SiO2膜、含有由多結晶Si所組成之非單結晶Si薄膜之MOS型非單結晶Si薄膜電晶體、具有單結晶Si薄膜之MOS型單結晶Si薄膜電晶體、以及金屬配線。據此,即能形成非單結晶Si薄膜和單結晶Si薄膜裝置,並提供將高性能系統予以積體化之半導體裝置及其製造方法、以及用以形成該半導體裝置之單結晶Si薄膜裝置之單結晶Si基板。
简体摘要: 本发明系提供一种有关单晶硅基板、绝缘层上覆硅(SOI)基板、半导体设备、显示设备及半导体设备之制造方法之相关技术,本发明之半导体设备系在绝缘基板上具备SiO2膜、含有由多结晶Si所组成之非单结晶Si薄膜之MOS型非单结晶Si薄膜晶体管、具有单结晶Si薄膜之MOS型单结晶Si薄膜晶体管、以及金属配线。据此,即能形成非单结晶Si薄膜和单结晶Si薄膜设备,并提供将高性能系统予以积体化之半导体设备及其制造方法、以及用以形成该半导体设备之单结晶Si薄膜设备之单结晶Si基板。
-
公开(公告)号:TW552648B
公开(公告)日:2003-09-11
申请号:TW091106582
申请日:2002-04-02
申请人: 維瑞安半導體設備公司
发明人: 丹尼爾F 道寧
IPC分类号: H01L
CPC分类号: H01L21/26513 , H01L21/26506 , H01L21/2658
摘要: 茲提供形成半導體晶圓內之超淺接面的方法及裝置。本方法包含將摻雜材料導入半導體晶圓之一淺表層之步驟,該摻雜材料係被選擇用以形成電荷載子複合物-例如激子複合物,此類複合物產生至少每複合物兩電荷載子。含有摻雜材料的半導體晶圓可藉由例如熱處理予以處理,以形成電荷載子複合物。此等電荷載子複合物具間隙性,因而不會受到併入取代位置所衍生之電性溶解度界線的限制。因此,吾人能夠獲得低薄層電阻。
简体摘要: 兹提供形成半导体晶圆内之超浅接面的方法及设备。本方法包含将掺杂材料导入半导体晶圆之一浅表层之步骤,该掺杂材料系被选择用以形成电荷载子复合物-例如激子复合物,此类复合物产生至少每复合物两电荷载子。含有掺杂材料的半导体晶圆可借由例如热处理予以处理,以形成电荷载子复合物。此等电荷载子复合物具间隙性,因而不会受到并入取代位置所衍生之电性溶解度界线的限制。因此,吾人能够获得低薄层电阻。
-
公开(公告)号:TW527619B
公开(公告)日:2003-04-11
申请号:TW090129636
申请日:2001-11-30
申请人: 艾克塞利斯科技公司
发明人: 亞歷山大 史突阿特 佩爾
IPC分类号: H01J
CPC分类号: H01L21/26513 , C23C14/48 , H01J37/3171 , H01L21/26566 , H01L21/2658
摘要: 一種將離子化之二十硼氫化物(B20Hx)、三十硼氫化物(B30Hx)及四十硼氫化物(B40Hx)植入工件內之方法,該方法包含下列步驟:(i)使離子源(50)內的十硼氫化物氣化及離子化而形成電漿;(ii)透過一源孔徑(126)而在該電漿內擷取已離子化的二十硼氫化物、三十硼氫化物及四十硼氫化物(統稱為「高次硼氫化物」),以形成一離子束;(iii)利用一質譜分析磁鐵(127)來質譜分析該離子束,藉以容許已離子化的二十硼氫化物(B20Hx+)或其它任一高次硼氫化物通過其間;以及(iv)將該已離子化的二十硼氫化物(B20Hx+)或其它任一高次硼氫化物植入一工件內。使該十硼氫化物氣化及離子化之次步驟包含下列步驟:(i)在一氣化器(51)內使該十硼氫化物氣化;以及(ii)在一離子化器(53)內使該已氣化之十硼氫化物離子化。
简体摘要: 一种将离子化之二十硼氢化物(B20Hx)、三十硼氢化物(B30Hx)及四十硼氢化物(B40Hx)植入工件内之方法,该方法包含下列步骤:(i)使离子源(50)内的十硼氢化物气化及离子化而形成等离子;(ii)透过一源孔径(126)而在该等离子内截取已离子化的二十硼氢化物、三十硼氢化物及四十硼氢化物(统称为“高次硼氢化物”),以形成一离子束;(iii)利用一质谱分析磁铁(127)来质谱分析该离子束,借以容许已离子化的二十硼氢化物(B20Hx+)或其它任一高次硼氢化物通过其间;以及(iv)将该已离子化的二十硼氢化物(B20Hx+)或其它任一高次硼氢化物植入一工件内。使该十硼氢化物气化及离子化之次步骤包含下列步骤:(i)在一气化器(51)内使该十硼氢化物气化;以及(ii)在一离子化器(53)内使该已气化之十硼氢化物离子化。
-
79.藉局部化氮離子布植來降低PMOSEET裝置中熱載子感應之寄生性側壁轉角激活之方法及藉該方法所製造之裝置 失效
简体标题: 藉局部化氮离子布植来降低PMOSEET设备中热载子感应之寄生性侧壁转角激活之方法及藉该方法所制造之设备公开(公告)号:TW503577B
公开(公告)日:2002-09-21
申请号:TW090104049
申请日:2001-02-22
申请人: 印芬龍科技北美股份有限公司 , 國際商業機器股份有限公司 , 東芝股份有限公司
IPC分类号: H01L
CPC分类号: H01L21/823878 , H01L21/26506 , H01L21/2658 , H01L21/28123 , H01L21/823481 , H01L29/1033 , H01L29/1041 , H01L29/7838
摘要: p型金屬氧化物半導體場效電晶體(PMOSFET)裝置具有熟知為臨限電壓之特徵上的性質,此臨限電壓可由分別相關連於該裝置之閘極區的主要部分與相關連於該裝置之側壁轉角的臨限電壓所組成。若干情況下,該裝置之側壁轉角區中之臨限行為可支配該裝置之性能而不會以該裝置之設計者所意圖之方式來支配。描述一種臨限電壓行為之控制方法,尤其離子布植氮於該裝置之閘極側壁區中可提供此控制。亦描述藉此方法所製成之裝置。
简体摘要: p型金属氧化物半导体场效应管(PMOSFET)设备具有熟知为临限电压之特征上的性质,此临限电压可由分别相关连于该设备之闸极区的主要部分与相关连于该设备之侧壁转角的临限电压所组成。若干情况下,该设备之侧壁转角区中之临限行为可支配该设备之性能而不会以该设备之设计者所意图之方式来支配。描述一种临限电压行为之控制方法,尤其离子布植氮于该设备之闸极侧壁区中可提供此控制。亦描述借此方法所制成之设备。
-
公开(公告)号:TW328147B
公开(公告)日:1998-03-11
申请号:TW086104621
申请日:1997-04-10
申请人: 朗訊科技公司
发明人: 派拉迪庫瑪羅伊
IPC分类号: H01L
CPC分类号: H01L21/28185 , H01L21/26506 , H01L21/2658 , H01L21/28202 , H01L21/2822 , H01L29/518
摘要: 本發明係揭示一種在MOSFET中用以摻雜聚矽閘極材料以防止摻雜劑之擴散穿透之方法。在閘極氧化層生長之前,將原子氮導入基板內,稍後氮向上擴散進入閘極氧化層中,並阻斷隨後離子植入之閘極摻雜劑免於穿透到基板。
简体摘要: 本发明系揭示一种在MOSFET中用以掺杂聚硅闸极材料以防止掺杂剂之扩散穿透之方法。在闸极氧化层生长之前,将原子氮导入基板内,稍后氮向上扩散进入闸极氧化层中,并阻断随后离子植入之闸极掺杂剂免于穿透到基板。
-
-
-
-
-
-
-
-
-