公开(公告)号：TWI685107B

公开(公告)日：2020-02-11

申请号：TW107133608

申请日：2018-09-25

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 陳奕寰 ,  CHEN, YI HUAN ,  陳奕升 ,  CHEN, YI SHENG ,  范富傑 ,  FAN, FU JIER ,  劉思賢 ,  LIU, SZU HSIEN ,  林大為 ,  LIN, TA WEI ,  鄭光茗 ,  THEI, KONG BENG ,  周建志 ,  CHOU, CHIEN CHIH

IPC: H01L29/06 ,  H01L29/40 ,  H01L21/76

公开(公告)号：TWI638427B

公开(公告)日：2018-10-11

申请号：TW105122580

申请日：2016-07-18

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 陳奕寰 ,  CHEN, YI HUAN ,  范富傑 ,  FAN, FU JIER ,  鄭光茗 ,  THEI, KONG BENG ,  霍克孝 ,  HUO, KER HSIAO ,  陳奕升 ,  CHEN, YI SHENG ,  劉思賢 ,  LIU, SZU HSIEN ,  林國樹 ,  LIN, KAU CHU ,  葉力瑄 ,  YEH, LI HSUAN

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/06

公开(公告)号：TW201725654A

公开(公告)日：2017-07-16

申请号：TW105144308

申请日：2016-12-30

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 范富傑 ,  FAN, FU-JIER ,  鄭光茗 ,  THEI, KONG-BENG ,  劉思賢 ,  LIU, SZU-HSIEN

IPC: H01L21/76 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/6656 ,  H01L21/02271 ,  H01L21/28525 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/823437 ,  H01L21/823468 ,  H01L21/823864 ,  H01L29/4916 ,  H01L29/6653 ,  H01L29/78

Abstract: 提供一種間隔件結構以及一種其之成形加工方法。第一及第二導電結構係形成於一基板上方。係形成一第一圖案化介電層，以覆蓋該第一導電結構以及暴露出該第二導電結構。係形成一第二介電層，以覆蓋該第一圖案化介電層以及該第二導電結構的一上表面及側壁。係移除放置於該第一導電結構的一上表面以及該第二導電結構的該上表面上方之該第二介電層。放置於該第一導電結構的該等側壁上之該第一圖案化介電層以及該第二介電層係形成一第一間隔件結構，以及放置於該第二導電結構的該等側壁上的該第二介電層係形成一第二間隔件結構。該第一間隔件結構的一寬度大於該第二間隔件結構的一寬度。

Abstract in simplified Chinese: 提供一种间隔件结构以及一种其之成形加工方法。第一及第二导电结构系形成于一基板上方。系形成一第一图案化介电层，以覆盖该第一导电结构以及暴露出该第二导电结构。系形成一第二介电层，以覆盖该第一图案化介电层以及该第二导电结构的一上表面及侧壁。系移除放置于该第一导电结构的一上表面以及该第二导电结构的该上表面上方之该第二介电层。放置于该第一导电结构的该等侧壁上之该第一图案化介电层以及该第二介电层系形成一第一间隔件结构，以及放置于该第二导电结构的该等侧壁上的该第二介电层系形成一第二间隔件结构。该第一间隔件结构的一宽度大于该第二间隔件结构的一宽度。

公开(公告)号：TW201824383A

公开(公告)日：2018-07-01

申请号：TW106119687

申请日：2017-06-13

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 陳昭雄 ,  CHEN, CHAO-HSUING ,  范富傑 ,  FAN, FU-JIER ,  陳奕寰 ,  CHEN, YI-HUAN ,  鄭光茗 ,  THEI, KONG-BENG ,  霍克孝 ,  HUO, KER-HSIAO ,  劉思賢 ,  LIU, SZU-HSIEN

IPC: H01L21/306

Abstract: 本發明實施例係關於一種積體電路(IC)及一種用於製造該積體電路之方法。一多晶矽層形成於一基板之一第一區域上方且具有相對於彼此堆積以界定一第一堆積密度之複數個多晶矽結構。一虛設層形成於該基板之一第二區域上方且具有相對於彼此堆積以界定一第二堆積密度之複數個虛設結構，其中該第一堆積密度及第二堆積密度實質上係類似的。一層間介電層形成於該基板之該第一區域及第二區域上方。在形成該層間介電層之後，通常由該第一堆積密度及第二堆積密度抑制與一化學機械研磨併發之該基板之至少第二區域之碟狀效應。

Abstract in simplified Chinese: 本发明实施例系关于一种集成电路(IC)及一种用于制造该集成电路之方法。一多晶硅层形成于一基板之一第一区域上方且具有相对于彼此堆积以界定一第一堆积密度之复数个多晶硅结构。一虚设层形成于该基板之一第二区域上方且具有相对于彼此堆积以界定一第二堆积密度之复数个虚设结构，其中该第一堆积密度及第二堆积密度实质上系类似的。一层间介电层形成于该基板之该第一区域及第二区域上方。在形成该层间介电层之后，通常由该第一堆积密度及第二堆积密度抑制与一化学机械研磨并发之该基板之至少第二区域之碟状效应。

公开(公告)号：TWI639211B

公开(公告)日：2018-10-21

申请号：TW105144308

申请日：2016-12-30

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 范富傑 ,  FAN, FU-JIER ,  鄭光茗 ,  THEI, KONG-BENG ,  劉思賢 ,  LIU, SZU-HSIEN

IPC: H01L21/76 ,  H01L21/28 ,  H01L21/336

公开(公告)号：TW201735264A

公开(公告)日：2017-10-01

申请号：TW105122580

申请日：2016-07-18

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 陳奕寰 ,  CHEN, YI HUAN ,  范富傑 ,  FAN, FU JIER ,  鄭光茗 ,  THEI, KONG BENG ,  霍克孝 ,  HUO, KER HSIAO ,  陳奕升 ,  CHEN, YI SHENG ,  劉思賢 ,  LIU, SZU HSIEN ,  林國樹 ,  LIN, KAU CHU ,  葉力瑄 ,  YEH, LI HSUAN

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/06

CPC classification number: H01L27/088 ,  H01L21/823418 ,  H01L21/823456 ,  H01L21/823462 ,  H01L21/823481 ,  H01L21/823493 ,  H01L27/0922 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/42364 ,  H01L29/42368 ,  H01L29/66545 ,  H01L29/66621

Abstract: 本發明揭示一種方法，其包含形成延伸至一半導體基板中之一隔離區、蝕刻該隔離區之一頂部部分，以在該隔離區中形成一凹陷及形成延伸至該凹陷中且與該隔離區之一下部分重疊之一閘極堆疊。一源極區及一汲極區形成於該閘極堆疊之相對側上。該閘極堆疊、該源極區及該汲極區為一金屬氧化物半導體器件(MOS)之部分。

Abstract in simplified Chinese: 本发明揭示一种方法，其包含形成延伸至一半导体基板中之一隔离区、蚀刻该隔离区之一顶部部分，以在该隔离区中形成一凹陷及形成延伸至该凹陷中且与该隔离区之一下部分重叠之一闸极堆栈。一源极区及一汲极区形成于该闸极堆栈之相对侧上。该闸极堆栈、该源极区及该汲极区为一金属氧化物半导体器件(MOS)之部分。