-
公开(公告)号：TWI449146B
公开(公告)日：2014-08-11
申请号：TW099130824
申请日：2010-09-13
发明人： 吳顯揚 , WU, SHIEN YANG , 龔威菖 , KUNG, WEI CHAN
IPC分类号： H01L23/525
CPC分类号： H01L23/5256 , H01L2924/0002 , H01L2924/00
-
公开(公告)号：TW201719669A
公开(公告)日：2017-06-01
申请号：TW105125122
申请日：2016-08-08
发明人： 廖忠志 , LIAW, JHON JHY , 吳顯揚 , WU, SHIEN YANG
IPC分类号： G11C17/16 , H01L23/525
CPC分类号： G11C17/18 , G11C17/16 , H01L23/5252 , H01L23/528 , H01L27/112 , H01L27/11206 , H01L28/00 , H01L29/7851 , H01L29/94
摘要： 一種反熔絲記憶體架構，包括一字元線、一位元線以及一反熔絲單元。反熔絲單元包括一讀取裝置，讀取裝置包括連接至字元線之一第一閘極電極、位於第一閘極電極之下方之一第一閘極介電層、連接至位元線之一汲極區以及一源極區。第一閘極介電層具有一第一厚度。汲極區以及源極區係位於第一閘極電極相對之兩側。反熔絲單元更包括一編程裝置，編程裝置包括連接至字元線之一第二閘極電極、設置於第二閘極電極之下方之一第二閘極介電層。第二閘極介電層具有小於第一厚度之一第二厚度。編程裝置更包括一第一源極/汲極區，連接至源極區。
简体摘要： 一种反熔丝内存架构，包括一字符线、一比特线以及一反熔丝单元。反熔丝单元包括一读取设备，读取设备包括连接至字符线之一第一闸极电极、位于第一闸极电极之下方之一第一闸极介电层、连接至比特线之一汲极区以及一源极区。第一闸极介电层具有一第一厚度。汲极区以及源极区系位于第一闸极电极相对之两侧。反熔丝单元更包括一编程设备，编程设备包括连接至字符线之一第二闸极电极、设置于第二闸极电极之下方之一第二闸极介电层。第二闸极介电层具有小于第一厚度之一第二厚度。编程设备更包括一第一源极/汲极区，连接至源极区。
-
公开(公告)号：TWI496266B
公开(公告)日：2015-08-11
申请号：TW101120853
申请日：2012-06-11
发明人： 梁銘彰 , LIANG, MINCHANG , 吳顯揚 , WU, SHIEN YANG , 龔威菖 , KUNG, WEI CHANG
IPC分类号： H01L23/62 , H01L23/522
CPC分类号： H01L21/823431 , H01L21/02647 , H01L21/76224 , H01L21/823481 , H01L23/5256 , H01L27/1052 , H01L27/11206 , H01L29/1087 , H01L29/665 , H01L29/66545 , H01L29/6681 , H01L29/785 , H01L2924/0002 , H01L2924/00
-
公开(公告)号：TWI634559B
公开(公告)日：2018-09-01
申请号：TW105125122
申请日：2016-08-08
发明人： 廖忠志 , LIAW, JHON JHY , 吳顯揚 , WU, SHIEN YANG
IPC分类号： G11C17/16 , H01L23/525
-
公开(公告)号：TW201318142A
公开(公告)日：2013-05-01
申请号：TW101120853
申请日：2012-06-11
发明人： 梁銘彰 , LIANG, MINCHANG , 吳顯揚 , WU, SHIEN YANG , 龔威菖 , KUNG, WEI CHANG
IPC分类号： H01L23/62 , H01L23/522
CPC分类号： H01L21/823431 , H01L21/02647 , H01L21/76224 , H01L21/823481 , H01L23/5256 , H01L27/1052 , H01L27/11206 , H01L29/1087 , H01L29/665 , H01L29/66545 , H01L29/6681 , H01L29/785 , H01L2924/0002 , H01L2924/00
摘要： 本發明揭示一種熔絲裝置及製作該熔絲裝置之方法。在一實施例中，該熔絲裝置包括一第一接點及一第二接點連接一金屬-半導體合金層，其中該金屬-半導體合金層在該第一接點及該第二接點間連續延伸。該金屬-半導體合金層位於基板之鰭狀結構上方之一磊晶層上方。
简体摘要： 本发明揭示一种熔丝设备及制作该熔丝设备之方法。在一实施例中，该熔丝设备包括一第一接点及一第二接点连接一金属-半导体合金层，其中该金属-半导体合金层在该第一接点及该第二接点间连续延伸。该金属-半导体合金层位于基板之鳍状结构上方之一磊晶层上方。
-
公开(公告)号：TWI515905B
公开(公告)日：2016-01-01
申请号：TW102145802
申请日：2013-12-12
发明人： 范學實 , FAN, HSUEH SHIH , 張勝傑 , CHANG, SUN JAY , 胡嘉欣 , HU, CHIA HSIN , 梁銘彰 , LIANG, MIN CHANG , 吳顯揚 , WU, SHIEN YANG , 謝文興 , HSIEH, WEN HSING , 黃靖方 , HUANG, CHING FANG
CPC分类号： H01L29/7848 , H01L21/0257 , H01L21/26513 , H01L21/823814 , H01L21/823821 , H01L21/823871 , H01L21/823878 , H01L27/0924 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/201 , H01L29/66136 , H01L29/861
-
公开(公告)号：TW201428975A
公开(公告)日：2014-07-16
申请号：TW102145802
申请日：2013-12-12
发明人： 范學實 , FAN, HSUEH SHIH , 張勝傑 , CHANG, SUN JAY , 胡嘉欣 , HU, CHIA HSIN , 梁銘彰 , LIANG, MIN CHANG , 吳顯揚 , WU, SHIEN YANG , 謝文興 , HSIEH, WEN HSING , 黃靖方 , HUANG, CHING FANG
CPC分类号： H01L29/7848 , H01L21/0257 , H01L21/26513 , H01L21/823814 , H01L21/823821 , H01L21/823871 , H01L21/823878 , H01L27/0924 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/201 , H01L29/66136 , H01L29/861
摘要： 本發明揭露高效率的FinFET二極體及其形成方法，而解決減少的主動面積造成傳統FinFET二極體品級下降的問題。FinFET二極體具有：摻雜基底；分成彼此隔開的二群實質上平行、等間隔、細長的半導體鰭狀構造；介電層，形成於二群且於鰭狀構造之間用以絕緣；複數個實質上等間隔且平行、細長的閘極構造，垂直橫越二群鰭狀構造；及二群半導體條，分別縱長地形成在二群鰭狀構造上。二群半導體條被摻雜成具有n型、p型的相反的導電形式。FinFET二極體更包含形成於半導體條上的金屬接點。在一實施例中，半導體條可藉由磊晶成長整合於與鰭狀構造一起形成並被就地摻雜。
简体摘要： 本发明揭露高效率的FinFET二极管及其形成方法，而解决减少的主动面积造成传统FinFET二极管品级下降的问题。FinFET二极管具有：掺杂基底；分成彼此隔开的二群实质上平行、等间隔、细长的半导体鳍状构造；介电层，形成于二群且于鳍状构造之间用以绝缘；复数个实质上等间隔且平行、细长的闸极构造，垂直横越二群鳍状构造；及二群半导体条，分别纵长地形成在二群鳍状构造上。二群半导体条被掺杂成具有n型、p型的相反的导电形式。FinFET二极管更包含形成于半导体条上的金属接点。在一实施例中，半导体条可借由磊晶成长集成于与鳍状构造一起形成并被就地掺杂。
-
公开(公告)号：TW536757B
公开(公告)日：2003-06-11
申请号：TW091113272
申请日：2002-06-18
申请人： 台灣積體電路製造股份有限公司
IPC分类号： H01L
摘要： 本發明提供一種具有不同尺寸之閘極電極之複合元件之製造方法。首先，於半導體基底上形成一導體層。其次，於該導體層上形成一硬罩幕層。接著，定義該硬罩幕層以得到具有一第一尺寸之第一個及第二個第一閘極圖案。之後，塗佈一第一阻層覆蓋在具有該第一尺寸之第一個第一閘極圖案之該硬罩幕層上，並蝕刻未被該第一阻層覆蓋之第二個第一閘極圖案之該硬罩幕層以得到具有一第二尺寸之第二閘極圖案。然後，去除該第一阻層。最後，利用具有該第一閘極圖案及該第二閘極圖案之該硬罩幕層當作罩幕蝕刻該導體層以得到具有該第一尺寸及該第二尺寸之第一及第二導體的閘極。
简体摘要： 本发明提供一种具有不同尺寸之闸极电极之复合组件之制造方法。首先，于半导体基底上形成一导体层。其次，于该导体层上形成一硬罩幕层。接着，定义该硬罩幕层以得到具有一第一尺寸之第一个及第二个第一闸极图案。之后，涂布一第一阻层覆盖在具有该第一尺寸之第一个第一闸极图案之该硬罩幕层上，并蚀刻未被该第一阻层覆盖之第二个第一闸极图案之该硬罩幕层以得到具有一第二尺寸之第二闸极图案。然后，去除该第一阻层。最后，利用具有该第一闸极图案及该第二闸极图案之该硬罩幕层当作罩幕蚀刻该导体层以得到具有该第一尺寸及该第二尺寸之第一及第二导体的闸极。
-
公开(公告)号：TW449784B
公开(公告)日：2001-08-11
申请号：TW089110553
申请日：2000-05-31
申请人： 台灣積體電路製造股份有限公司
IPC分类号： H01L
摘要： 本發明係揭露了一種對準監控之方法，其藉由結構簡單之階梯式電阻之形成，不但可估計疊層對間之誤對準(mis-alignment)範圍容許值，而進一步調整其製程之各項條件，若應用於金屬導線間，則可偵測出該金屬導線間是否有短路的情況發生，進而判斷出元件製程之解析度，功效顯著，且其應用範圍廣。此種方法適用於一半導體基板上，且在該半導體基板上係形成有一疊層對，包括下列步驟：提供n個具有電阻值為R之階梯式電阻，並使其一端與該疊層對和連，且該疊層對間之位移分別為O、l、2…n個單位；以及測量該等階梯式電阻之阻值，以判斷疊層誤對準範圍之容許值。
简体摘要： 本发明系揭露了一种对准监控之方法，其借由结构简单之阶梯式电阻之形成，不但可估计叠层对间之误对准(mis-alignment)范围容许值，而进一步调整其制程之各项条件，若应用于金属导线间，则可侦测出该金属导线间是否有短路的情况发生，进而判断出组件制程之分辨率，功效显着，且其应用范围广。此种方法适用于一半导体基板上，且在该半导体基板上系形成有一叠层对，包括下列步骤：提供n个具有电阻值为R之阶梯式电阻，并使其一端与该叠层对和连，且该叠层对间之位移分别为O、l、2…n个单位；以及测量该等阶梯式电阻之阻值，以判断叠层误对准范围之容许值。
-
公开(公告)号：TW201115709A
公开(公告)日：2011-05-01
申请号：TW099130824
申请日：2010-09-13
申请人： 台灣積體電路製造股份有限公司
IPC分类号： H01L
CPC分类号： H01L23/5256 , H01L2924/0002 , H01L2924/00
摘要： 本發明之實施例為熔絲結構,依據一實施例,熔絲結構包括陽極、陰極、熔斷體設置於陽極與陰極之間,以及複數個陰極連接器耦接至陰極,每個陰極連接器等於或大於耦接至主動元件之接觸窗的最小特徵尺寸的約兩倍。
简体摘要： 本发明之实施例为熔丝结构,依据一实施例,熔丝结构包括阳极、阴极、熔断体设置于阳极与阴极之间,以及复数个阴极连接器耦接至阴极,每个阴极连接器等于或大于耦接至主动组件之接触窗的最小特征尺寸的约两倍。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.022 秒)
