扇出型半導體封裝
    4.
    发明专利
    扇出型半導體封裝 审中-公开
    扇出型半导体封装

    公开(公告)号:TW201839947A

    公开(公告)日:2018-11-01

    申请号:TW107126735

    申请日:2017-04-06

    摘要: 一種扇出型半導體封裝包括:第一連接構件,具有貫穿孔;半導體晶片,配置於第一連接構件的貫穿孔中且具有主動表面及與主動表面相對的被動表面,主動表面上配置有連接墊;包封體,包覆第一連接構件及半導體晶片的被動表面的至少部分;以及第二連接構件,配置於第一連接構件上及半導體晶片的主動表面上。第一連接構件及第二連接構件分別包括電性連接至半導體晶片的連接墊的重佈線層,且第一連接構件包括電性連接至半導體晶片的連接墊的線圈圖案層。

    简体摘要: 一种扇出型半导体封装包括:第一连接构件,具有贯穿孔;半导体芯片,配置于第一连接构件的贯穿孔中且具有主动表面及与主动表面相对的被动表面,主动表面上配置有连接垫;包封体,包覆第一连接构件及半导体芯片的被动表面的至少部分;以及第二连接构件,配置于第一连接构件上及半导体芯片的主动表面上。第一连接构件及第二连接构件分别包括电性连接至半导体芯片的连接垫的重布线层,且第一连接构件包括电性连接至半导体芯片的连接垫的线圈图案层。

    半導體元件及其製作方法
    7.
    发明专利
    半導體元件及其製作方法 审中-公开
    半导体组件及其制作方法

    公开(公告)号:TW201822332A

    公开(公告)日:2018-06-16

    申请号:TW105141092

    申请日:2016-12-12

    IPC分类号: H01L23/525 H01L45/00

    摘要: 本發明披露一種製作半導體元件的方法。提供一基板,包含一第一區域,設有一第一電晶體、一第二區域,設有一第二晶體、一溝渠絕緣區域、一電阻形成區域。第一層間介電層覆蓋第一、第二區域與電阻形成區域。接著於第一、第二區域及電阻形成區域上形成一電阻材料層及一蓋層。圖案化蓋層及電阻材料層,於第一、第二區域上形成第一硬遮罩圖案,於電阻形成區域形成第二硬遮罩圖案。非等向性蝕刻電阻材料層。於基板上沉積第二層間介電層。利用遮罩及第一硬遮罩圖案圖案化第二層間介電層及第一層間介電層,形成接觸洞。

    简体摘要: 本发明披露一种制作半导体组件的方法。提供一基板,包含一第一区域,设有一第一晶体管、一第二区域,设有一第二晶体、一沟渠绝缘区域、一电阻形成区域。第一层间介电层覆盖第一、第二区域与电阻形成区域。接着于第一、第二区域及电阻形成区域上形成一电阻材料层及一盖层。图案化盖层及电阻材料层,于第一、第二区域上形成第一硬遮罩图案,于电阻形成区域形成第二硬遮罩图案。非等向性蚀刻电阻材料层。于基板上沉积第二层间介电层。利用遮罩及第一硬遮罩图案图案化第二层间介电层及第一层间介电层,形成接触洞。

    扇出型半導體封裝
    8.
    发明专利
    扇出型半導體封裝 审中-公开
    扇出型半导体封装

    公开(公告)号:TW201818517A

    公开(公告)日:2018-05-16

    申请号:TW106104178

    申请日:2017-02-09

    摘要: 一種扇出型半導體封裝包括:第一連接構件,具有貫穿孔;半導體晶片,安置於貫穿孔中且具有主動表面及被動表面,主動表面上安置有連接墊且被動表面與主動表面相對地安置;虛設晶片,安置於貫穿孔中且與半導體晶片間隔開;第二連接構件,安置於第一連接構件上、虛設晶片上及半導體晶片的主動表面上;以及囊封體,囊封第一連接構件的至少某些部分、虛設晶片的至少某些部分及半導體晶片的被動表面的至少某些部分。第一連接構件及第二連接構件各自包括重佈線層,重佈線層電性連接至連接墊。

    简体摘要: 一种扇出型半导体封装包括:第一连接构件,具有贯穿孔;半导体芯片,安置于贯穿孔中且具有主动表面及被动表面,主动表面上安置有连接垫且被动表面与主动表面相对地安置;虚设芯片,安置于贯穿孔中且与半导体芯片间隔开;第二连接构件,安置于第一连接构件上、虚设芯片上及半导体芯片的主动表面上;以及囊封体,囊封第一连接构件的至少某些部分、虚设芯片的至少某些部分及半导体芯片的被动表面的至少某些部分。第一连接构件及第二连接构件各自包括重布线层,重布线层电性连接至连接垫。