-
公开(公告)号：TW201841010A
公开(公告)日：2018-11-16
申请号：TW106143051
申请日：2017-12-08
Applicant: 台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD. , 加州大學洛杉磯分校 , THE UNIVERSITY OF CALIFORNIA, LOS ANGELES(UCLA)
Inventor： 陳煥能 , CHEN, HUAN-NENG , 周淳朴 , JOU, CHEWN-PU , 郭豐維 , KUO, FENG-WEI , 卓聯洲 , CHO, LAN-CHOU , 廖文翔 , LIAO, WEN-SHIANG , 金亮孝 , KIM, YANGHYO
Abstract: 本發明實施例爲積體晶片提供系統及方法。積體晶片包括封裝基底，所述封裝基底包括多個第一層及多個第二層，所述多個第二層中的每一者分別設置在所述第一層中的相應一對相鄰的第一層之間。收發器單元設置在所述封裝基底上方。波導單元包括多個波導，所述多個波導具有形成於所述封裝基底的所述多個第一層中的頂壁及底壁以及形成於所述封裝基底的所述多個第二層中的側壁。
Abstract in simplified Chinese: 本发明实施例为积体芯片提供系统及方法。积体芯片包括封装基底，所述封装基底包括多个第一层及多个第二层，所述多个第二层中的每一者分别设置在所述第一层中的相应一对相邻的第一层之间。收发器单元设置在所述封装基底上方。波导单元包括多个波导，所述多个波导具有形成于所述封装基底的所述多个第一层中的顶壁及底壁以及形成于所述封装基底的所述多个第二层中的侧壁。
-
公开(公告)号：TWI552299B
公开(公告)日：2016-10-01
申请号：TW104141938
申请日：2012-10-22
Inventor： 王敏哲 , WANG, MIN JER , 周淳朴 , JOU, CHEWN PU , 彭經能 , PENG, CHING NEN , 陳煥能 , CHEN, HUAN NENG , 林鴻志 , LIN, HUNG CHIH , 顏廣愷 , YEN, KUANG KAI , 陳顥 , CHEN, HAO , 郭豐維 , KUO, FENG WEI , 劉銘傑 , LIU, MING CHIEH , 李宗雄 , LEE, TSUNG HSIUNG
IPC: H01L23/544
CPC classification number: G01R31/2889 , G01R31/3025 , G06F17/5068 , H01L24/16 , H01L25/0657 , H01L2224/16145 , H01L2224/16225 , H01L2225/06513 , H01L2225/06517 , H01L2225/06565 , H01L2225/06596 , H01L2924/15192 , H01L2924/15311
-
公开(公告)号：TW201904201A
公开(公告)日：2019-01-16
申请号：TW107118948
申请日：2018-06-01
Inventor： 郭豐維 , KUO, FENG-WEI , 周淳朴 , JOU, CHEWN-PU , 陳煥能 , CHEN, HUAN-NENG , 卓聯洲 , CHO, LAN-CHOU , 史塔斯魏奇 羅伯 伯根 , STASZEWSKI, ROBERT BOGDAN , 波爾穆瑟維安 賽德奈塞 , POURMOUSAVIAN, SEYEDNASER
Abstract: 全數位鎖相迴路接收用於使全數位鎖相迴路內的類比電路運行的類比輸入電源電壓。本公開的實施例的全數位鎖相迴路將類比輸入電源電壓按比例調整以提供用於使全數位鎖相迴路內的數位電路運行的數位輸入電源電壓。類比電路包含時間數位轉換器以測量全數位鎖相迴路內的相位誤差。時間數位轉換器的解析度至少部分地依賴於數位輸入電源電壓。數位電路調節數位輸入電源電壓以穩定在製程、電壓及/或溫度變化時的時間數位轉換器的解析度。此穩定的時間數位轉換器的解析度可使得全數位鎖相迴路保持在製程、電壓及/或溫度變化時的固定帶內相位雜訊。
Abstract in simplified Chinese: 全数码锁相回路接收用于使全数码锁相回路内的模拟电路运行的模拟输入电源电压。本公开的实施例的全数码锁相回路将模拟输入电源电压按比例调整以提供用于使全数码锁相回路内的数字电路运行的数码输入电源电压。模拟电路包含时间数码转换器以测量全数码锁相回路内的相位误差。时间数码转换器的分辨率至少部分地依赖于数码输入电源电压。数字电路调节数码输入电源电压以稳定在制程、电压及/或温度变化时的时间数码转换器的分辨率。此稳定的时间数码转换器的分辨率可使得全数码锁相回路保持在制程、电压及/或温度变化时的固定带内相位噪声。
-
公开(公告)号：TWI598931B
公开(公告)日：2017-09-11
申请号：TW104138993
申请日：2015-11-24
Inventor： 郭豐維 , KUO, FENG WEI , 陳碩懋 , CHEN, SHUO MAO , 黃琴媛 , HUANG, CHIN YUAN , 林凱筠 , LIN, KAI YUN , 陳和祥 , CHEN, HO HSIANG , 周淳朴 , JOU, CHEWN PU
CPC classification number: G06F17/5081 , H01L25/07
-
公开(公告)号：TW201611226A
公开(公告)日：2016-03-16
申请号：TW104141938
申请日：2012-10-22
Inventor： 王敏哲 , WANG, MIN JER , 周淳朴 , JOU, CHEWN PU , 彭經能 , PENG, CHING NEN , 陳煥能 , CHEN, HUAN NENG , 林鴻志 , LIN, HUNG CHIH , 顏廣愷 , YEN, KUANG KAI , 陳顥 , CHEN, HAO , 郭豐維 , KUO, FENG WEI , 劉銘傑 , LIU, MING CHIEH , 李宗雄 , LEE, TSUNG HSIUNG
IPC: H01L23/544
CPC classification number: G01R31/2889 , G01R31/3025 , G06F17/5068 , H01L24/16 , H01L25/0657 , H01L2224/16145 , H01L2224/16225 , H01L2225/06513 , H01L2225/06517 , H01L2225/06565 , H01L2225/06596 , H01L2924/15192 , H01L2924/15311
Abstract: 提供了一種三維積體電路(3DIC)以及其無線資訊存取的方法。所提出的3DIC包括半導體結構以及形成在該半導體結構上用於無線地接收用於操作一功能的電力的無線電力傳輸裝置(WPD)，該功能選自探測該半導體結構、測試該半導體結構以及從該半導體結構存取第一資訊所組成的群組。
Abstract in simplified Chinese: 提供了一种三维集成电路(3DIC)以及其无线信息存取的方法。所提出的3DIC包括半导体结构以及形成在该半导体结构上用于无线地接收用于操作一功能的电力的无线电力传输设备(WPD)，该功能选自探测该半导体结构、测试该半导体结构以及从该半导体结构存取第一信息所组成的群组。
-
Patent Agency Ranking
公开(公告)号：TWI635739B
公开(公告)日：2018-09-11
申请号：TW105135367
申请日：2016-11-01
Inventor： 陳煥能 , CHEN, HUAN NENG , 沈武 , SHEN, WILLIAM WU , 卓聯洲 , CHO, LAN CHOU , 郭豐維 , KUO, FENG WEI , 周淳朴 , JOU, CHEWN PU
-
公开(公告)号：TW201349429A
公开(公告)日：2013-12-01
申请号：TW102118900
申请日：2013-05-29
Inventor： 郭豐維 , KUO, FENG WEI , 陳煥能 , CHEN, HUAN NENG , 周淳朴 , JOU, CHEWN PU , 葉德強 , YEH, DER CHYANG , 王垂堂 , WANG, CHUEI TANG
IPC: H01L23/52 , H01L23/552
CPC classification number: H01L23/528 , H01L23/5227 , H01L23/552 , H01L2223/6616 , H01L2224/04105 , H01L2224/24137 , H01L2924/14 , H01L2924/15311 , H01L2924/18162
Abstract: 一種積體電路封裝，包括：一多層中介層，其上裝設有一個或一個以上積體裝置該中介層包括一多層佈線結構；以及一個或一個以上金屬佈線磁珠，位於該中介層之中，各該金屬佈線磁珠包括：一迴旋佈線圖案，其建構於該中介層中該等多層佈線結構中之一者；以及兩終端部位，連接至該積體電路封裝中的電源線，其中該一個或一個以上金屬佈線磁珠係作為電源雜訊濾波器之用。
Abstract in simplified Chinese: 一种集成电路封装，包括：一多层中介层，其上装设有一个或一个以上积体设备该中介层包括一多层布线结构；以及一个或一个以上金属布线磁珠，位于该中介层之中，各该金属布线磁珠包括：一回旋布线图案，其建构于该中介层中该等多层布线结构中之一者；以及两终端部位，连接至该集成电路封装中的电源线，其中该一个或一个以上金属布线磁珠系作为电源噪声滤波器之用。
-
公开(公告)号：TW201717571A
公开(公告)日：2017-05-16
申请号：TW105135367
申请日：2016-11-01
Inventor： 陳煥能 , CHEN, HUAN NENG , 沈武 , SHEN, WILLIAM WU , 卓聯洲 , CHO, LAN CHOU , 郭豐維 , KUO, FENG WEI , 周淳朴 , JOU, CHEWN PU
CPC classification number: H04L7/0331 , H04L7/0041 , H04L7/042 , H04L27/00 , H04L27/227
Abstract: 一種載波同步裝置包含一資料接收電路以及一振盪訊號產生器。資料接收電路用以依據一振盪訊號以及一調變訊號輸出一第一輸出訊號、一第二輸出訊號、以及一相位誤差訊號。相位誤差訊號代表振盪訊號與調變訊號之間的一相位差。振盪訊號產生器用以依據相位誤差訊號延遲一第一參考訊號的相位以產生振盪訊號。
Abstract in simplified Chinese: 一种载波同步设备包含一数据接收电路以及一振荡信号产生器。数据接收电路用以依据一振荡信号以及一调制信号输出一第一输出信号、一第二输出信号、以及一相位误差信号。相位误差信号代表振荡信号与调制信号之间的一相位差。振荡信号产生器用以依据相位误差信号延迟一第一参考信号的相位以产生振荡信号。
-
公开(公告)号：TW201630041A
公开(公告)日：2016-08-16
申请号：TW104138993
申请日：2015-11-24
Inventor： 郭豐維 , KUO, FENG WEI , 陳碩懋 , CHEN, SHUO MAO , 黃琴媛 , HUANG, CHIN YUAN , 林凱筠 , LIN, KAI YUN , 陳和祥 , CHEN, HO HSIANG , 周淳朴 , JOU, CHEWN PU
CPC classification number: G06F17/5081 , H01L25/07
Abstract: 一種驗證積體電路堆疊之方法，此方法包括：將虛設層添加至功能電路之接觸墊，其中基於連接基板之接觸墊之位置決定虛設層之位置。方法進一步包括：將虛設層位置轉換為連接基板；及決定虛設層是否與連接基板之接觸墊對準。方法進一步包括：執行包括虛設層的連接基板之佈局對比簡圖(LVS)檢查；及若虛設層位置與連接基板之接觸墊未對準或連接基板未通過佈局對比簡圖檢查，調整功能電路中的虛設層位置。方法進一步包括：基於所調整虛設層位置，重複轉換步驟、決定步驟及執行佈局對比簡圖檢查步驟。
Abstract in simplified Chinese: 一种验证集成电路堆栈之方法，此方法包括：将虚设层添加至功能电路之接触垫，其中基于连接基板之接触垫之位置决定虚设层之位置。方法进一步包括：将虚设层位置转换为连接基板；及决定虚设层是否与连接基板之接触垫对准。方法进一步包括：运行包括虚设层的连接基板之布局对比简图(LVS)检查；及若虚设层位置与连接基板之接触垫未对准或连接基板未通过布局对比简图检查，调整功能电路中的虚设层位置。方法进一步包括：基于所调整虚设层位置，重复转换步骤、决定步骤及运行布局对比简图检查步骤。
-
公开(公告)号：TW201842648A
公开(公告)日：2018-12-01
申请号：TW107112267
申请日：2018-04-10
Inventor： 廖文翔 , LIAO, WEN-SHIANG , 董 志航 , TUNG, CHIH-HANG , 余振華 , YU, CHEN-HUA , 周淳朴 , JOU, CHEWN-PU , 郭豐維 , KUO, FENG-WEI
IPC: H01L27/08 , H01L23/522 , H01L23/64 , H01L25/065
Abstract: 一種積體電子裝置封裝包括半導體晶粒、電感器以及多個導電內連線。半導體晶粒包括設置在封裝結構的第一層處的積體電路，封裝結構包括多個層，多個層中的第一層包含模塑材料。電感器包括導電跡線及磁性結構，導電跡線設置在磁性結構周圍，導電跡線包括位於封裝結構的第二層及第三層處的跡線部分，導電跡線包括在第二層與第三層之間延伸的第一通孔，第一通孔與跡線部分電內連以形成線圈結構，電感器的第一通孔與半導體晶粒一起嵌置在第一層的模塑材料中，磁性結構設置在電感器的線圈結構內。多個導電內連線設置在封裝結構的一個或多個層處，多個導電內連線透過第二通孔連接到半導體晶粒，半導體晶粒設置在電感器的多個部分之間。
Abstract in simplified Chinese: 一种积体电子设备封装包括半导体晶粒、电感器以及多个导电内连接。半导体晶粒包括设置在封装结构的第一层处的集成电路，封装结构包括多个层，多个层中的第一层包含模塑材料。电感器包括导电迹线及磁性结构，导电迹线设置在磁性结构周围，导电迹线包括位于封装结构的第二层及第三层处的迹线部分，导电迹线包括在第二层与第三层之间延伸的第一通孔，第一通孔与迹线部分电内连以形成线圈结构，电感器的第一通孔与半导体晶粒一起嵌置在第一层的模塑材料中，磁性结构设置在电感器的线圈结构内。多个导电内连接设置在封装结构的一个或多个层处，多个导电内连接透过第二通孔连接到半导体晶粒，半导体晶粒设置在电感器的多个部分之间。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.023 seconds)
