鎖相迴路
    3.
    发明专利
    鎖相迴路 审中-公开
    锁相回路

    公开(公告)号:TW201904201A

    公开(公告)日:2019-01-16

    申请号:TW107118948

    申请日:2018-06-01

    Abstract: 全數位鎖相迴路接收用於使全數位鎖相迴路內的類比電路運行的類比輸入電源電壓。本公開的實施例的全數位鎖相迴路將類比輸入電源電壓按比例調整以提供用於使全數位鎖相迴路內的數位電路運行的數位輸入電源電壓。類比電路包含時間數位轉換器以測量全數位鎖相迴路內的相位誤差。時間數位轉換器的解析度至少部分地依賴於數位輸入電源電壓。數位電路調節數位輸入電源電壓以穩定在製程、電壓及/或溫度變化時的時間數位轉換器的解析度。此穩定的時間數位轉換器的解析度可使得全數位鎖相迴路保持在製程、電壓及/或溫度變化時的固定帶內相位雜訊。

    Abstract in simplified Chinese: 全数码锁相回路接收用于使全数码锁相回路内的模拟电路运行的模拟输入电源电压。本公开的实施例的全数码锁相回路将模拟输入电源电压按比例调整以提供用于使全数码锁相回路内的数字电路运行的数码输入电源电压。模拟电路包含时间数码转换器以测量全数码锁相回路内的相位误差。时间数码转换器的分辨率至少部分地依赖于数码输入电源电压。数字电路调节数码输入电源电压以稳定在制程、电压及/或温度变化时的时间数码转换器的分辨率。此稳定的时间数码转换器的分辨率可使得全数码锁相回路保持在制程、电压及/或温度变化时的固定带内相位噪声。

    積體電路堆疊驗證方法及執行此方法的系統
    9.
    发明专利
    積體電路堆疊驗證方法及執行此方法的系統 审中-公开
    集成电路堆栈验证方法及运行此方法的系统

    公开(公告)号:TW201630041A

    公开(公告)日:2016-08-16

    申请号:TW104138993

    申请日:2015-11-24

    CPC classification number: G06F17/5081 H01L25/07

    Abstract: 一種驗證積體電路堆疊之方法,此方法包括:將虛設層添加至功能電路之接觸墊,其中基於連接基板之接觸墊之位置決定虛設層之位置。方法進一步包括:將虛設層位置轉換為連接基板;及決定虛設層是否與連接基板之接觸墊對準。方法進一步包括:執行包括虛設層的連接基板之佈局對比簡圖(LVS)檢查;及若虛設層位置與連接基板之接觸墊未對準或連接基板未通過佈局對比簡圖檢查,調整功能電路中的虛設層位置。方法進一步包括:基於所調整虛設層位置,重複轉換步驟、決定步驟及執行佈局對比簡圖檢查步驟。

    Abstract in simplified Chinese: 一种验证集成电路堆栈之方法,此方法包括:将虚设层添加至功能电路之接触垫,其中基于连接基板之接触垫之位置决定虚设层之位置。方法进一步包括:将虚设层位置转换为连接基板;及决定虚设层是否与连接基板之接触垫对准。方法进一步包括:运行包括虚设层的连接基板之布局对比简图(LVS)检查;及若虚设层位置与连接基板之接触垫未对准或连接基板未通过布局对比简图检查,调整功能电路中的虚设层位置。方法进一步包括:基于所调整虚设层位置,重复转换步骤、决定步骤及运行布局对比简图检查步骤。

    積體電子裝置封裝及其製作方法
    10.
    发明专利
    積體電子裝置封裝及其製作方法 审中-公开
    积体电子设备封装及其制作方法

    公开(公告)号:TW201842648A

    公开(公告)日:2018-12-01

    申请号:TW107112267

    申请日:2018-04-10

    Abstract: 一種積體電子裝置封裝包括半導體晶粒、電感器以及多個導電內連線。半導體晶粒包括設置在封裝結構的第一層處的積體電路,封裝結構包括多個層,多個層中的第一層包含模塑材料。電感器包括導電跡線及磁性結構,導電跡線設置在磁性結構周圍,導電跡線包括位於封裝結構的第二層及第三層處的跡線部分,導電跡線包括在第二層與第三層之間延伸的第一通孔,第一通孔與跡線部分電內連以形成線圈結構,電感器的第一通孔與半導體晶粒一起嵌置在第一層的模塑材料中,磁性結構設置在電感器的線圈結構內。多個導電內連線設置在封裝結構的一個或多個層處,多個導電內連線透過第二通孔連接到半導體晶粒,半導體晶粒設置在電感器的多個部分之間。

    Abstract in simplified Chinese: 一种积体电子设备封装包括半导体晶粒、电感器以及多个导电内连接。半导体晶粒包括设置在封装结构的第一层处的集成电路,封装结构包括多个层,多个层中的第一层包含模塑材料。电感器包括导电迹线及磁性结构,导电迹线设置在磁性结构周围,导电迹线包括位于封装结构的第二层及第三层处的迹线部分,导电迹线包括在第二层与第三层之间延伸的第一通孔,第一通孔与迹线部分电内连以形成线圈结构,电感器的第一通孔与半导体晶粒一起嵌置在第一层的模塑材料中,磁性结构设置在电感器的线圈结构内。多个导电内连接设置在封装结构的一个或多个层处,多个导电内连接透过第二通孔连接到半导体晶粒,半导体晶粒设置在电感器的多个部分之间。

Patent Agency Ranking