-
公开(公告)号:TWI643459B
公开(公告)日:2018-12-01
申请号:TW103129547
申请日:2014-08-27
Inventor: 前橋幸男 , MAEHASHI, YUKIO , 米田誠一 , YONEDA, SEIICHI , 上杉航 , UESUGI, WATARU
-
公开(公告)号:TWI540445B
公开(公告)日:2016-07-01
申请号:TW101109259
申请日:2012-03-19
Applicant: 半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
Inventor: 小林英智 , KOBAYASHI, HIDETOMO , 前橋幸男 , MAEHASHI, YUKIO
IPC: G06F15/78 , G11C14/00 , H01L21/336 , H01L21/822 , H01L27/04 , H01L29/786 , H03K3/356
CPC classification number: G11C11/4074 , G11C7/1006 , G11C11/407 , G11C2207/2227
-
公开(公告)号:TW201724103A
公开(公告)日:2017-07-01
申请号:TW105131745
申请日:2016-09-30
Applicant: 半導體能源硏究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
Inventor: 王丸拓郎 , OHMARU, TAKURO , 前橋幸男 , MAEHASHI, YUKIO
IPC: G11C11/4097 , G11C14/00 , H01L21/28 , H01L21/336 , H01L21/8242 , H01L21/8247 , H01L27/108 , H01L27/115 , H01L27/14 , H01L29/417 , H01L29/423 , H01L29/49 , H01L29/786 , H01L29/788 , H01L29/792
CPC classification number: H01L27/14616 , H01L27/14636 , H01L29/24 , H01L29/7869 , H04N5/378
Abstract: 提供一種小型且適合高速工作的半導體裝置。一種包括第一電路、寫入用全域位元線對、讀出用全域位元線對以及局部位元線對的半導體裝置。第一電路具有第二至第五電路。第二至第五電路藉由局部位元線對電連接。第二電路被用作寫入及讀出選擇開關。第三電路被用作暫時儲存1位元的互補資料的工作記憶體。第四電路具有對局部位元線對進行預充電的功能。第五電路具有n個(n為2以上的整數)的第六電路,該第六電路具有儲存從第三電路寫入的1位元的互補資料的功能。
Abstract in simplified Chinese: 提供一种小型且适合高速工作的半导体设备。一种包括第一电路、写入用全域比特线对、读出用全域比特线对以及局部比特线对的半导体设备。第一电路具有第二至第五电路。第二至第五电路借由局部比特线对电连接。第二电路被用作写入及读出选择开关。第三电路被用作暂时存储1比特的互补数据的工作内存。第四电路具有对局部比特线对进行预充电的功能。第五电路具有n个(n为2以上的整数)的第六电路,该第六电路具有存储从第三电路写入的1比特的互补数据的功能。
-
公开(公告)号:TWI537818B
公开(公告)日:2016-06-11
申请号:TW101117379
申请日:2012-05-16
Applicant: 半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
Inventor: 藤田雅史 , FUJITA, MASASHI , 前橋幸男 , MAEHASHI, YUKIO
IPC: G06F7/44
CPC classification number: H03K3/356156 , H03K21/023 , H03K23/44 , H03K23/52
-
公开(公告)号:TW201303865A
公开(公告)日:2013-01-16
申请号:TW101113498
申请日:2012-04-16
Applicant: 半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
Inventor: 王丸拓郎 , OHMARU, TAKURO , 前橋幸男 , MAEHASHI, YUKIO
IPC: G11C11/06
CPC classification number: G11C11/412 , G11C14/0054
Abstract: 本發明是提供一種在停止電力的供應之後也可以保持資料的新結構的儲存元件。該儲存元件包括:鎖存器電路;第一選擇電路;第二選擇電路;第一非揮發性儲存電路;及第二非揮發性儲存電路。此外,第一非揮發性儲存電路及第二非揮發性儲存電路分別具有電晶體及電容元件。第一非揮發性儲存電路及第二非揮發性儲存電路分別具有的電晶體是其通道形成在氧化物半導體膜中的電晶體。由於該電晶體的截止電流極低,所以在將資料輸入到電晶體與電容元件的連接點的節點之後,電晶體成為截止狀態,從而即使電源電壓的供應停止也可以在較長的時間保持資料。
Abstract in simplified Chinese: 本发明是提供一种在停止电力的供应之后也可以保持数据的新结构的存储组件。该存储组件包括:锁存器电路;第一选择电路;第二选择电路;第一非挥发性存储电路;及第二非挥发性存储电路。此外,第一非挥发性存储电路及第二非挥发性存储电路分别具有晶体管及电容组件。第一非挥发性存储电路及第二非挥发性存储电路分别具有的晶体管是其信道形成在氧化物半导体膜中的晶体管。由于该晶体管的截止电流极低,所以在将数据输入到晶体管与电容组件的连接点的节点之后,晶体管成为截止状态,从而即使电源电压的供应停止也可以在较长的时间保持数据。
-
公开(公告)号:TW201308201A
公开(公告)日:2013-02-16
申请号:TW101117379
申请日:2012-05-16
Applicant: 半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
Inventor: 藤田雅史 , FUJITA, MASASHI , 前橋幸男 , MAEHASHI, YUKIO
IPC: G06F7/44
CPC classification number: H03K3/356156 , H03K21/023 , H03K23/44 , H03K23/52
Abstract: 本發明提出一種具有低功率耗損和小面積的半導體裝置。藉由使用通道包括氧化物半導體的電晶體來作為包括在一正反器電路中的電晶體,可達到具有數量少之電晶體、低功率耗損、及小面積的除法器電路。藉由使用該除法器電路,可提供穩定操作且高度可靠的半導體裝置。
Abstract in simplified Chinese: 本发明提出一种具有低功率耗损和小面积的半导体设备。借由使用信道包括氧化物半导体的晶体管来作为包括在一正反器电路中的晶体管,可达到具有数量少之晶体管、低功率耗损、及小面积的除法器电路。借由使用该除法器电路,可提供稳定操作且高度可靠的半导体设备。
-
公开(公告)号:TWI578314B
公开(公告)日:2017-04-11
申请号:TW101113498
申请日:2012-04-16
Applicant: 半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
Inventor: 王丸拓郎 , OHMARU, TAKURO , 前橋幸男 , MAEHASHI, YUKIO
IPC: G11C11/06
CPC classification number: G11C11/412 , G11C14/0054
-
公开(公告)号:TW201524124A
公开(公告)日:2015-06-16
申请号:TW103129547
申请日:2014-08-27
Applicant: 半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
Inventor: 前橋幸男 , MAEHASHI, YUKIO , 米田誠一 , YONEDA, SEIICHI , 上杉航 , UESUGI, WATARU
CPC classification number: H03K3/012 , H03K3/356 , H03K3/356104
Abstract: 本發明的一個方式的目的之一是減少能夠作為正反器電路(FF)工作的記憶體電路的功耗。本發明的一個方式是一種記憶體電路,包括第一、第二邏輯電路、其通道形成區由氧化物半導體構成的第一、第二電晶體以及電容器。第一電晶體和第二電晶體串聯連接,電容器連接於第一電晶體和第二電晶體的連接節點。第一電晶體用作連接第一邏輯電路的輸出端子與電容器之間的開關,第二電晶體用作連接電容器與第二邏輯電路的輸出端子之間的開關。相位相互反轉的時脈信號輸入到第一、第二電晶體的閘極。在該記憶體電路中,電晶體的數量少,並且由時脈信號控制的電晶體的數量也少,因此該記憶體電路成為功耗少的電路。
Abstract in simplified Chinese: 本发明的一个方式的目的之一是减少能够作为正反器电路(FF)工作的内存电路的功耗。本发明的一个方式是一种内存电路,包括第一、第二逻辑电路、其信道形成区由氧化物半导体构成的第一、第二晶体管以及电容器。第一晶体管和第二晶体管串联连接,电容器连接于第一晶体管和第二晶体管的连接节点。第一晶体管用作连接第一逻辑电路的输出端子与电容器之间的开关,第二晶体管用作连接电容器与第二逻辑电路的输出端子之间的开关。相位相互反转的时脉信号输入到第一、第二晶体管的闸极。在该内存电路中,晶体管的数量少,并且由时脉信号控制的晶体管的数量也少,因此该内存电路成为功耗少的电路。
-
公开(公告)号:TW201308099A
公开(公告)日:2013-02-16
申请号:TW101109259
申请日:2012-03-19
Applicant: 半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
Inventor: 小林英智 , KOBAYASHI, HIDETOMO , 前橋幸男 , MAEHASHI, YUKIO
IPC: G06F15/78 , G11C14/00 , H01L21/336 , H01L21/822 , H01L27/04 , H01L29/786 , H03K3/356
CPC classification number: G11C11/4074 , G11C7/1006 , G11C11/407 , G11C2207/2227
Abstract: 提供一種包含具有新穎結構的非依電性記憶體電路之信號處理電路,信號處理電路包括算術部、記憶體、及用於控制算術部及記憶體的控制部。控制部包含依電性記憶體電路及用於儲存依電性記憶體電路中保持的資料之第一非依電性記憶體電路的組,記憶體包含多數第二非依電性記憶體電路,以及,第一非依電性記憶體電路及第二非依電性記憶體電路各包含電晶體及電容器,電晶體具有設於氧化物半導體層中的通道形成區,電容器中的成對電極中之一電連接至當電晶體關閉時設於浮動狀態的節點。
Abstract in simplified Chinese: 提供一种包含具有新颖结构的非依电性内存电路之信号处理电路,信号处理电路包括算术部、内存、及用于控制算术部及内存的控制部。控制部包含依电性内存电路及用于存储依电性内存电路中保持的数据之第一非依电性内存电路的组,内存包含多数第二非依电性内存电路,以及,第一非依电性内存电路及第二非依电性内存电路各包含晶体管及电容器,晶体管具有设于氧化物半导体层中的信道形成区,电容器中的成对电极中之一电连接至当晶体管关闭时设于浮动状态的节点。
-
-
-
-
-
-
-
-