-
公开(公告)号：TW202027080A
公开(公告)日：2020-07-16
申请号：TW108141055
申请日：2016-01-22
Inventor： 石津貴彦 , ISHIZU, TAKAHIKO , 上杉航 , UESUGI, WATARU , 加藤清 , KATO, KIYOSHI , 大貫達也 , ONUKI, TATSUYA
IPC: G11C11/419
Abstract: 本發明的一個實施方式的目的之一是提供新穎的結構的半導體裝置。本發明的一個實施方式的目的之一是提供有利於低功耗化的半導體裝置。一種記憶元件，其包括：能夠將資料備份到非揮發性記憶體的SRAM；以及提供不同電源閘控狀態的記憶單元的週邊電路。在極短的第一期間中，藉由使開關關閉使位元線處於電浮動狀態。在比第一期間長的第二期間中，對記憶單元進行電源閘控。在更長的第三期間中，對記憶單元及週邊電路進行電源閘控。
Abstract in simplified Chinese: 本发明的一个实施方式的目的之一是提供新颖的结构的半导体设备。本发明的一个实施方式的目的之一是提供有利于低功耗化的半导体设备。一种记忆组件，其包括：能够将数据备份到非挥发性内存的SRAM；以及提供不同电源闸控状态的记忆单元的周边电路。在极短的第一期间中，借由使开关关闭使比特线处于电浮动状态。在比第一期间长的第二期间中，对记忆单元进行电源闸控。在更长的第三期间中，对记忆单元及周边电路进行电源闸控。
-
公开(公告)号：TWI695374B
公开(公告)日：2020-06-01
申请号：TW104117814
申请日：2015-06-02
Inventor： 上杉航 , UESUGI, WATARU , 熱海知昭 , ATSUMI, TOMOAKI , 筒井直昭 , TSUTSUI, NAOAKI , 田村輝 , TAMURA, HIKARU , 石津貴彦 , ISHIZU, TAKAHIKO , 王丸拓郎 , OHMARU, TAKURO
-
公开(公告)号：TWI663835B
公开(公告)日：2019-06-21
申请号：TW104132888
申请日：2015-10-06
Inventor： 上杉航 , UESUGI, WATARU , 田村輝 , TAMURA, HIKARU , 磯部敦生 , ISOBE, ATSUO
IPC: H03K19/0185 , H01L27/12 , H01L29/78
-
公开(公告)号：TWI643459B
公开(公告)日：2018-12-01
申请号：TW103129547
申请日：2014-08-27
Inventor： 前橋幸男 , MAEHASHI, YUKIO , 米田誠一 , YONEDA, SEIICHI , 上杉航 , UESUGI, WATARU
-
公开(公告)号：TWI679637B
公开(公告)日：2019-12-11
申请号：TW105102136
申请日：2016-01-22
Inventor： 石津貴彦 , ISHIZU, TAKAHIKO , 上杉航 , UESUGI, WATARU , 加藤清 , KATO, KIYOSHI , 大貫達也 , ONUKI, TATSUYA
IPC: G11C11/419
-
Patent Agency Ranking
公开(公告)号：TWI675377B
公开(公告)日：2019-10-21
申请号：TW104132887
申请日：2015-10-06
Inventor： 大貫達也 , ONUKI, TATSUYA , 加藤清 , KATO, KIYOSHI , 上杉航 , UESUGI, WATARU , 石津貴彦 , ISHIZU, TAKAHIKO
IPC: G11C7/06 , G11C11/401
-
公开(公告)号：TW201638949A
公开(公告)日：2016-11-01
申请号：TW105102136
申请日：2016-01-22
Applicant: 半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
Inventor： 石津貴彦 , ISHIZU, TAKAHIKO , 上杉航 , UESUGI, WATARU , 加藤清 , KATO, KIYOSHI , 大貫達也 , ONUKI, TATSUYA
IPC: G11C11/419
CPC classification number: G11C11/419 , G06F2212/221 , G11C5/14 , G11C5/148 , G11C11/418 , G11C14/0054 , H01L21/02565 , H01L21/0262 , H01L21/02631 , H01L27/1104 , H01L27/1116 , H01L27/1222 , H01L27/1225 , H01L27/124 , H01L27/1255 , H01L29/78651 , H01L29/7869 , H01L29/78696
Abstract: 本發明的一個實施方式的目的之一是提供新穎的結構的半導體裝置。本發明的一個實施方式的目的之一是提供有利於低功耗化的半導體裝置。一種記憶元件，其包括：能夠將資料備份到非揮發性記憶體的SRAM；以及提供不同電源閘控狀態的記憶單元的週邊電路。在極短的第一期間中，藉由使開關關閉使位元線處於電浮動狀態。在比第一期間長的第二期間中，對記憶單元進行電源閘控。在更長的第三期間中，對記憶單元及週邊電路進行電源閘控。
Abstract in simplified Chinese: 本发明的一个实施方式的目的之一是提供新颖的结构的半导体设备。本发明的一个实施方式的目的之一是提供有利于低功耗化的半导体设备。一种记忆组件，其包括：能够将数据备份到非挥发性内存的SRAM；以及提供不同电源闸控状态的记忆单元的周边电路。在极短的第一期间中，借由使开关关闭使比特线处于电浮动状态。在比第一期间长的第二期间中，对记忆单元进行电源闸控。在更长的第三期间中，对记忆单元及周边电路进行电源闸控。
-
公开(公告)号：TW201621898A
公开(公告)日：2016-06-16
申请号：TW104132887
申请日：2015-10-06
Applicant: 半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
Inventor： 大貫達也 , ONUKI, TATSUYA , 加藤清 , KATO, KIYOSHI , 上杉航 , UESUGI, WATARU , 石津貴彦 , ISHIZU, TAKAHIKO
IPC: G11C7/06 , G11C11/401
CPC classification number: G11C11/4091 , G11C5/025 , G11C7/02 , G11C11/4094 , G11C11/4097 , G11C2213/71 , H01L27/10808
Abstract: 本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置、低功耗的半導體裝置或者面積小的半導體裝置。該半導體裝置包括：包括第一記憶單元及第二記憶單元的單元陣列；以及包括第一感測放大器及第二感測放大器的感測放大器電路，其中，單元陣列設置在感測放大器電路上，第一感測放大器藉由第一佈線BL與第一記憶單元電連接，第二感測放大器藉由第二佈線BL與第二記憶單元電連接，第一感測放大器及第二感測放大器與佈線GBL電連接，並且，感測放大器電路選擇第一佈線BL的電位和第二佈線BL的電位中的一個並將其輸出到佈線GBL。
Abstract in simplified Chinese: 本发明的一个实施方式的目的之一是提供一种新颖的半导体设备、低功耗的半导体设备或者面积小的半导体设备。该半导体设备包括：包括第一记忆单元及第二记忆单元的单元数组；以及包括第一传感放大器及第二传感放大器的传感放大器电路，其中，单元数组设置在传感放大器电路上，第一传感放大器借由第一布线BL与第一记忆单元电连接，第二传感放大器借由第二布线BL与第二记忆单元电连接，第一传感放大器及第二传感放大器与布线GBL电连接，并且，传感放大器电路选择第一布线BL的电位和第二布线BL的电位中的一个并将其输出到布线GBL。
-
公开(公告)号：TW201810540A
公开(公告)日：2018-03-16
申请号：TW106115345
申请日：2017-05-09
Applicant: 半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
Inventor： 大貫達也 , ONUKI, TATSUYA , 上杉航 , UESUGI, WATARU
IPC: H01L21/8242 , H01L27/108 , H01L21/822 , G11C11/4091
CPC classification number: G06F13/40 , G06F12/0246 , G06F12/0831 , G06F13/10 , G06F13/4256 , G06F15/80 , G11C5/025 , G11C7/1039 , G11C11/4091 , G11C14/0027 , G11C14/0036 , G11C14/0054 , G11C14/0072 , G11C14/0081 , G11C15/04
Abstract: 本發明提供一種包括能夠進行管線工作的記憶體的半導體裝置。該半導體裝置包括處理器核心、匯流排及記憶部。記憶部包括第一記憶體。第一記憶體包括多個局部陣列。局部陣列包括感測放大器陣列及重疊於其上的局部單元陣列。在局部單元陣列中設置有包括1電晶體和1電容器之記憶單元。電晶體較佳為氧化物半導體電晶體。第一記憶體具有產生待機信號的功能。當從處理器核心在連續2個時脈週期接收將資料寫入相同局部陣列要求時，產生待機信號。待機信號經過匯流排發送到處理器核心。處理器核心根據待機信號對記憶部的要求待命。
Abstract in simplified Chinese: 本发明提供一种包括能够进行管线工作的内存的半导体设备。该半导体设备包括处理器内核、总线及记忆部。记忆部包括第一内存。第一内存包括多个局部数组。局部数组包括传感放大器数组及重叠于其上的局部单元数组。在局部单元数组中设置有包括1晶体管和1电容器之记忆单元。晶体管较佳为氧化物半导体晶体管。第一内存具有产生待机信号的功能。当从处理器内核在连续2个时脉周期接收将数据写入相同局部数组要求时，产生待机信号。待机信号经过总线发送到处理器内核。处理器内核根据待机信号对记忆部的要求待命。
-
公开(公告)号：TW201630351A
公开(公告)日：2016-08-16
申请号：TW104132888
申请日：2015-10-06
Applicant: 半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
Inventor： 上杉航 , UESUGI, WATARU , 田村輝 , TAMURA, HIKARU , 磯部敦生 , ISOBE, ATSUO
IPC: H03K19/0185 , H01L27/12 , H01L29/78
CPC classification number: H01L27/1207 , G11C7/04 , H01L27/1225 , H01L27/1255 , H01L28/40 , H01L29/04 , H01L29/045 , H01L29/7849 , H01L29/78648 , H01L29/78696 , H03K19/0008 , H03K19/018514
Abstract: 藉由在邏輯電路中設置保持電路，進行電源閘控。保持電路包括第一端子、節點、電容器以及第一電晶體至第三電晶體。第一電晶體控制第一端子與邏輯電路的輸入端子之間的導通狀態。第二電晶體控制邏輯電路的輸出端子與節點之間的導通狀態。第三電晶體控制節點與邏輯電路的輸入端子之間的導通狀態。第一電晶體的閘極與第二電晶體的閘極電連接。在資料保持期間中，節點處於電浮動狀態。節點的電壓被電容器保持。
Abstract in simplified Chinese: 借由在逻辑电路中设置保持电路，进行电源闸控。保持电路包括第一端子、节点、电容器以及第一晶体管至第三晶体管。第一晶体管控制第一端子与逻辑电路的输入端子之间的导通状态。第二晶体管控制逻辑电路的输出端子与节点之间的导通状态。第三晶体管控制节点与逻辑电路的输入端子之间的导通状态。第一晶体管的闸极与第二晶体管的闸极电连接。在数据保持期间中，节点处于电浮动状态。节点的电压被电容器保持。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.092 seconds)
