公开(公告)号：TWI552292B

公开(公告)日：2016-10-01

申请号：TW103123585

申请日：2014-07-09

Applicant: 格羅方德半導體私人有限公司 ,  GLOBALFOUNDRIES SINGAPORE PTE. LTD.

Inventor： 貝哈卡爾 馬希斯 安特 ,  BHATKAR, MAHESH ANANT ,  陳 元文 ,  TAN, JUAN BOON ,  劉 威 ,  LIU, WEI ,  歐沙德 詹 ,  OSWALD, JENS

IPC: H01L23/48 ,  H01L21/768

CPC classification number: H01L24/13 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/0345 ,  H01L2224/03831 ,  H01L2224/0384 ,  H01L2224/0401 ,  H01L2224/05085 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05187 ,  H01L2224/05647 ,  H01L2224/10126 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/11616 ,  H01L2224/13022 ,  H01L2224/13147 ,  H01L2224/13565 ,  H01L2224/1357 ,  H01L2224/13647 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/384 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/04941 ,  H01L2924/04953

公开(公告)号：TW201526186A

公开(公告)日：2015-07-01

申请号：TW103123585

申请日：2014-07-09

Applicant: 格羅方德半導體私人有限公司 ,  GLOBALFOUNDRIES SINGAPORE PTE. LTD.

Inventor： 貝哈卡爾 馬希斯 安特 ,  BHATKAR, MAHESH ANANT ,  陳 元文 ,  TAN, JUAN BOON ,  劉 威 ,  LIU, WEI ,  歐沙德 詹 ,  OSWALD, JENS

IPC: H01L23/48 ,  H01L21/768

CPC classification number: H01L24/13 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/0345 ,  H01L2224/03831 ,  H01L2224/0384 ,  H01L2224/0401 ,  H01L2224/05085 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05187 ,  H01L2224/05647 ,  H01L2224/10126 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/11616 ,  H01L2224/13022 ,  H01L2224/13147 ,  H01L2224/13565 ,  H01L2224/1357 ,  H01L2224/13647 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/384 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/04941 ,  H01L2924/04953

Abstract: 本發明公開一種包含銅柱結構之積體電路及其製造方法。於一示例實施例中，積體電路包括最後金屬層以及設置於該最後金屬層上方之鈍化層，該最後金屬層及鈍化層二者係設置於形成於半導體基板上之積體電路主動元件上方。該積體電路進一步包括銅柱結構，其係部分設置於該鈍化層之第一部分內且位於該最後金屬層正上方。該鈍化層之該第一部分係由該鈍化層之第一及第二側壁以及該最後金屬層之上表面所定義。該銅柱結構包括沿著該第一及第二側壁以及該最後金屬層之該上表面上方所形成之襯裡以及該襯裡內之銅材料。包括該襯裡以及該襯裡內之銅材料之銅柱結構進一步延伸至該鈍化層之上表面之上一高度。

Abstract in simplified Chinese: 本发明公开一种包含铜柱结构之集成电路及其制造方法。于一示例实施例中，集成电路包括最后金属层以及设置于该最后金属层上方之钝化层，该最后金属层及钝化层二者系设置于形成于半导体基板上之集成电路主动组件上方。该集成电路进一步包括铜柱结构，其系部分设置于该钝化层之第一部分内且位于该最后金属层正上方。该钝化层之该第一部分系由该钝化层之第一及第二侧壁以及该最后金属层之上表面所定义。该铜柱结构包括沿着该第一及第二侧壁以及该最后金属层之该上表面上方所形成之衬里以及该衬里内之铜材料。包括该衬里以及该衬里内之铜材料之铜柱结构进一步延伸至该钝化层之上表面之上一高度。