公开(公告)号：TWI666732B

公开(公告)日：2019-07-21

申请号：TW106116731

申请日：2014-09-25

Applicant: 美商英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 歐賴克法 羅曼 ,  OLAC-VAW, ROMAN W. ,  賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  簡 嘉弘 ,  JAN, CHIA-HONG ,  劉培基 ,  LIU, PEI CHI

IPC: H01L21/8238 ,  H01L27/12 ,  H01L29/78

公开(公告)号：TWI666706B

公开(公告)日：2019-07-21

申请号：TW104122557

申请日：2015-07-13

Applicant: 美商英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 歐雷瓦 羅門 ,  OLAC-VAW, ROMAN ,  賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  簡 嘉弘 ,  JAN, CHIA-HONG ,  張旭佑 ,  CHANG, HSU YU ,  張婷 ,  CHANG, TING ,  瑞瑪斯維米 瑞豪 ,  RAMASWAMY, RAHUL ,  劉培基 ,  LIU, PEI CHI ,  迪亞斯 奈維爾 ,  DIAS, NEVILLE

IPC: H01L21/336 ,  H01L29/78

公开(公告)号：TWI664679B

公开(公告)日：2019-07-01

申请号：TW104122774

申请日：2015-07-14

Applicant: 美商英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 歐雷瓦 羅門 ,  OLAC-VAW, ROMAN ,  簡 嘉弘 ,  JAN, CHIA-HONG ,  張婷 ,  CHANG, TING ,  劉培基 ,  LIU, PEI CHI ,  賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  張旭佑 ,  CHANG, HSU YU ,  瑞瑪斯維米 瑞豪 ,  RAMASWAMY, RAHUL ,  迪亞斯 奈維爾 ,  DIAS, NEVILLE

IPC: H01L21/336 ,  H01L29/78

公开(公告)号：TW201832349A

公开(公告)日：2018-09-01

申请号：TW106139962

申请日：2013-06-13

Applicant: 美商英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  葉震亞 ,  YEH, JENG YA D. ,  蔡 柯堤斯 ,  TSAI, CURTIS ,  朴朱東 ,  PARK, JOODONG ,  簡嘉弘 ,  JAN, CHIA-HONG ,  哈瑪撒帝 古賓納 ,  BHIMARASETTI, GOPINATH

IPC: H01L27/105 ,  H01L21/31

Abstract: 說明具有電介質襯裡的高電壓三維裝置以及具有電介質襯裡的高電壓三維裝置的形成方法。舉例而言，半導體結構包含配置在上述基底上方的第一鰭主動區以及第二鰭主動區。第一閘極結構配置在第一鰭主動區的上表面上方、以及延著第一鰭主動區的側壁。第一閘極結構包含第一閘極電介質、第一閘極電極、及第一間隔器。第一閘極電介質由配置在第一鰭主動區上及延著第一間隔器側壁之第一電介層、以及配置在第一電介層上及延著第一間隔器側壁之第二、不同的電介層構成。半導體結構也包含配置在第二鰭主動區的上表面上方、以及延著第二鰭主動區的側壁之第二閘極結構。第二閘極結構包含第二閘極電介質、第二閘極電極、及第二間隔器。第二閘極電介質由配置在第二鰭主動區上及延著第二間隔器側壁之第二電介層構成。

Abstract in simplified Chinese: 说明具有电介质衬里的高电压三维设备以及具有电介质衬里的高电压三维设备的形成方法。举例而言，半导体结构包含配置在上述基底上方的第一鳍主动区以及第二鳍主动区。第一闸极结构配置在第一鳍主动区的上表面上方、以及延着第一鳍主动区的侧壁。第一闸极结构包含第一闸极电介质、第一闸极电极、及第一间隔器。第一闸极电介质由配置在第一鳍主动区上及延着第一间隔器侧壁之第一电介层、以及配置在第一电介层上及延着第一间隔器侧壁之第二、不同的电介层构成。半导体结构也包含配置在第二鳍主动区的上表面上方、以及延着第二鳍主动区的侧壁之第二闸极结构。第二闸极结构包含第二闸极电介质、第二闸极电极、及第二间隔器。第二闸极电介质由配置在第二鳍主动区上及延着第二间隔器侧壁之第二电介层构成。

公开(公告)号：TWI663710B

公开(公告)日：2019-06-21

申请号：TW106139962

申请日：2013-06-13

Applicant: 美商英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  葉震亞 ,  YEH, JENG YA D. ,  蔡 柯堤斯 ,  TSAI, CURTIS ,  朴朱東 ,  PARK, JOODONG ,  簡嘉弘 ,  JAN, CHIA-HONG ,  哈瑪撒帝 古賓納 ,  BHIMARASETTI, GOPINATH

IPC: H01L27/105 ,  H01L21/31

公开(公告)号：TWI664738B

公开(公告)日：2019-07-01

申请号：TW107111952

申请日：2015-06-08

Applicant: 美商英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  簡 嘉弘 ,  JAN, CHIA-HONG

IPC: H01L29/786 ,  H01L21/336

公开(公告)号：TW201826527A

公开(公告)日：2018-07-16

申请号：TW106128297

申请日：2017-08-21

Applicant: 美商英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 簡 嘉弘 ,  JAN, CHIA-HONG ,  歐雷瓦 羅門 ,  OLAC-VAW, ROMAN ,  賀菲斯 瓦力德 ,  HAFEZ, WALID

IPC: H01L29/06 ,  H01L29/417 ,  H01L29/66 ,  H01L29/78

Abstract: 揭示用於自我對齊閘極邊緣架構的雙鰭端帽，以及製造用於自我對齊閘極邊緣結構之雙鰭端帽的方法。在實例中，半導體結構包括具有設置在基板上方並突出穿過溝槽隔離層之最上表面之第一多數半導體鰭片的I/O裝置。具有第二多數半導體鰭片的邏輯裝置設置在基板上方並突出穿過溝槽隔離層的最上表面。閘極邊緣隔離結構設置在I/O裝置與邏輯裝置之間。第一多數半導體鰭片的最靠近閘極邊緣隔離結構之半導體鰭片比第二多數半導體鰭片的最靠近閘極邊緣隔離結構之半導體鰭片更遠離閘極邊緣隔離結構。

Abstract in simplified Chinese: 揭示用于自我对齐闸极边缘架构的双鳍端帽，以及制造用于自我对齐闸极边缘结构之双鳍端帽的方法。在实例中，半导体结构包括具有设置在基板上方并突出穿过沟槽隔离层之最上表面之第一多数半导体鳍片的I/O设备。具有第二多数半导体鳍片的逻辑设备设置在基板上方并突出穿过沟槽隔离层的最上表面。闸极边缘隔离结构设置在I/O设备与逻辑设备之间。第一多数半导体鳍片的最靠近闸极边缘隔离结构之半导体鳍片比第二多数半导体鳍片的最靠近闸极边缘隔离结构之半导体鳍片更远离闸极边缘隔离结构。

公开(公告)号：TW201824551A

公开(公告)日：2018-07-01

申请号：TW106128146

申请日：2017-08-18

Applicant: 美商英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 李呈光 ,  LEE, CHEN GUAN ,  簡 嘉弘 ,  JAN, CHIA-HONG ,  張旭佑 ,  CHANG, HSU YU ,  迪亞斯 奈維爾 ,  DIAS, NEVILLE ,  瑞瑪斯維米 瑞豪 ,  RAMASWAMY, RAHUL ,  歐雷瓦 羅門 ,  OLAC-VAW, ROMAN ,  賀菲斯 瓦力德 ,  HAFEZ, WALID

IPC: H01L29/417 ,  H01L29/78 ,  H01L21/28

Abstract: 本發明揭示包括一電晶體的一電晶體裝置，其包含被配置在一基材上之一本體、接觸該本體的至少兩鄰近側之一閘極堆疊、在該閘極堆疊的相對側上之一源極及一汲極、以及在該源極與該汲極之間的該本體中界定之一通道，其中該通道的導電性類似於該源極及該汲極的導電性。本發明說明了一種輸入/輸出(IO)電路，該IO電路包含被耦合到邏輯電路的一驅動器電路，該驅動器電路包含至少一電晶體裝置。一方法包含：在一基材上形成一電晶體裝置的一通道，該通道包含一導電性；在該通道的相對側上形成一源極及一汲極，其中該源極及該汲極包含與該通道相同的導電性；以及在該通道上形成一閘極堆疊。

Abstract in simplified Chinese: 本发明揭示包括一晶体管的一晶体管设备，其包含被配置在一基材上之一本体、接触该本体的至少两邻近侧之一闸极堆栈、在该闸极堆栈的相对侧上之一源极及一汲极、以及在该源极与该汲极之间的该本体中界定之一信道，其中该信道的导电性类似于该源极及该汲极的导电性。本发明说明了一种输入/输出(IO)电路，该IO电路包含被耦合到逻辑电路的一驱动器电路，该驱动器电路包含至少一晶体管设备。一方法包含：在一基材上形成一晶体管设备的一信道，该信道包含一导电性；在该信道的相对侧上形成一源极及一汲极，其中该源极及该汲极包含与该信道相同的导电性；以及在该信道上形成一闸极堆栈。

公开(公告)号：TW201820532A

公开(公告)日：2018-06-01

申请号：TW106128462

申请日：2017-08-22

Applicant: 美商英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 朴朱東 ,  PARK, JOODONG ,  李呈光 ,  LEE, CHEN GUAN ,  簡 嘉弘 ,  JAN, CHIA-HONG ,  卡西迪康佛 埃弗里特 ,  CASSIDY-COMFORT, EVERETT ,  歐雷瓦 羅門 ,  OLAC-VAW, ROMAN ,  賀菲斯 瓦力德 ,  HAFEZ, WALID

IPC: H01L21/76 ,  H01L21/336

Abstract: 描述具有雙閘極介電質之超縮放鰭間距製程。舉例來說，半導體結構包括在基板之上的第一與第二半導體鰭。第一閘極結構包括在頂表面上方且側向地鄰近第一半導體鰭之側壁的第一閘極電極、在第一閘極電極與第一半導體鰭之間且沿著第一閘極結構之側壁的第一閘極介電層、及在第一閘極電極與第一閘極介電層之間且沿著第一閘極介電層沿著第一閘極電極之側壁的第二閘極介電層。第二閘極結構包括在頂表面上方且側向地鄰近第二半導體鰭之側壁的第二閘極電極、及在第二閘極電極與第二半導體鰭之間且沿著第二閘極電極之側壁的第二閘極介電層。

Abstract in simplified Chinese: 描述具有双闸极介电质之超缩放鳍间距制程。举例来说，半导体结构包括在基板之上的第一与第二半导体鳍。第一闸极结构包括在顶表面上方且侧向地邻近第一半导体鳍之侧壁的第一闸极电极、在第一闸极电极与第一半导体鳍之间且沿着第一闸极结构之侧壁的第一闸极介电层、及在第一闸极电极与第一闸极介电层之间且沿着第一闸极介电层沿着第一闸极电极之侧壁的第二闸极介电层。第二闸极结构包括在顶表面上方且侧向地邻近第二半导体鳍之侧壁的第二闸极电极、及在第二闸极电极与第二半导体鳍之间且沿着第二闸极电极之侧壁的第二闸极介电层。

公开(公告)号：TW201828482A

公开(公告)日：2018-08-01

申请号：TW107111952

申请日：2015-06-08

Applicant: 美商英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  簡 嘉弘 ,  JAN, CHIA-HONG

IPC: H01L29/786 ,  H01L21/336

Abstract: 固態源極擴散接面被敘述用於鰭片為主之電子元件。於一範例中，鰭片係形成在基板上。第一摻雜劑型的玻片被沈積在該基板之上及在該鰭片的下部之上。第二摻雜劑型的玻片被沈積在該基板及該鰭片之上。該玻片被退火，以使該等摻雜劑開始進入該鰭片及該基板。該玻片被移去，且第一及第二接觸部被形成在該鰭片之上，而不會接觸該鰭片的下部。

Abstract in simplified Chinese: 固态源极扩散接面被叙述用于鳍片为主之电子组件。于一范例中，鳍片系形成在基板上。第一掺杂剂型的玻片被沉积在该基板之上及在该鳍片的下部之上。第二掺杂剂型的玻片被沉积在该基板及该鳍片之上。该玻片被退火，以使该等掺杂剂开始进入该鳍片及该基板。该玻片被移去，且第一及第二接触部被形成在该鳍片之上，而不会接触该鳍片的下部。