一種用於功率半導體裝置的混合合金引線框架 LEADFRAME USING HYBRID METALLIC ALLOYS FOR POWER SEMICONDUCTOR DEVICE PACKAGING
    9.
    发明专利
    一種用於功率半導體裝置的混合合金引線框架 LEADFRAME USING HYBRID METALLIC ALLOYS FOR POWER SEMICONDUCTOR DEVICE PACKAGING 审中-公开
    一种用于功率半导体设备的混合合金引线框架 LEADFRAME USING HYBRID METALLIC ALLOYS FOR POWER SEMICONDUCTOR DEVICE PACKAGING

    公开(公告)号:TW201117338A

    公开(公告)日:2011-05-16

    申请号:TW098137925

    申请日:2009-11-09

    发明人: 牛志強 魯軍 馮濤

    IPC分类号: H01L

    摘要: 本發明公開了一種功率半導體裝置的混合合金引線框架包括多個散熱片、一個引腳陣列;散熱片由第一種材料製成,散熱片上部設有散熱片定位孔,散熱片的下部中央部位設有散熱片焊接區,引腳陣列由與第一種材料不同的第二種材料製成,引腳陣列上下兩端分別引出多個引腳端子組。將散熱片定位在引線框架組焊板上,將引腳定位在引線框架組焊板上的上下散熱片之間的部位,並將散熱片和引腳連接構成混合合金引線框架,再經過晶片黏貼,金屬聯接和塑膠封模等步驟後,對整個封裝陣列進行切割分離而形成獨立封裝的半導體裝置。本發明的用於功率半導體裝置的混合合金引線框架的改善了引線框架的散熱性能,降低引腳框架的製作成本,提高製作的靈活性。

    简体摘要: 本发明公开了一种功率半导体设备的混合合金引线框架包括多个散热片、一个引脚数组;散热片由第一种材料制成,散热片上部设有散热片定位孔,散热片的下部中央部位设有散热片焊接区,引脚数组由与第一种材料不同的第二种材料制成,引脚数组上下两端分别引出多个引脚端子组。将散热片定位在引线框架组焊板上,将引脚定位在引线框架组焊板上的上下散热片之间的部位,并将散热片和引脚连接构成混合合金引线框架,再经过芯片黏贴,金属联接和塑胶封模等步骤后,对整个封装数组进行切割分离而形成独立封装的半导体设备。本发明的用于功率半导体设备的混合合金引线框架的改善了引线框架的散热性能,降低引脚框架的制作成本,提高制作的灵活性。

    多層電感器 MULTILAYER INDUCTOR
    10.
    发明专利
    多層電感器 MULTILAYER INDUCTOR 审中-公开
    多层电感器 MULTILAYER INDUCTOR

    公开(公告)号:TW201023209A

    公开(公告)日:2010-06-16

    申请号:TW098141763

    申请日:2009-12-07

    IPC分类号: H01F

    摘要: 本發明公開了一種多層電感器,其包含一個帶有外部導線分佈圖的底部磁層,形成在其底部表面上,用於連接一個印刷電路板之類的襯底。底部外部導線分佈圖包含信號/功率接頭和第一、第二電感器電極。頂部磁層包含一個具有信號/功率接頭以及電感器電極接頭的頂部外部導線分佈圖。形成在中間磁層頂面上的電感器導線分佈圖,設置在頂部和底部磁層之間,並通過通孔相互電耦合,形成一個螺旋電感器元件。螺旋電感器元件通過一個形成在底部磁層中的通孔,耦合到第一電感器電極上,通過形成在多層電感器側面上的功率傳導路徑,耦合到第二電感器電極上。通量密度減少層可以直接插入到底部磁層上方,頂部磁層下方。在多層電感器的側面上形成的信號/功率傳導路徑,為頂部磁層信號/功率接頭和底部磁層信號/功率接頭之間提供信號/功率路徑。在一個倒裝晶片裝置中,頂部外部導線分佈圖可容納一個半導體晶片。

    简体摘要: 本发明公开了一种多层电感器,其包含一个带有外部导线分布图的底部磁层,形成在其底部表面上,用于连接一个印刷电路板之类的衬底。底部外部导线分布图包含信号/功率接头和第一、第二电感器电极。顶部磁层包含一个具有信号/功率接头以及电感器电极接头的顶部外部导线分布图。形成在中间磁层顶面上的电感器导线分布图,设置在顶部和底部磁层之间,并通过通孔相互电耦合,形成一个螺旋电感器组件。螺旋电感器组件通过一个形成在底部磁层中的通孔,耦合到第一电感器电极上,通过形成在多层电感器侧面上的功率传导路径,耦合到第二电感器电极上。通量密度减少层可以直接插入到底部磁层上方,顶部磁层下方。在多层电感器的侧面上形成的信号/功率传导路径,为顶部磁层信号/功率接头和底部磁层信号/功率接头之间提供信号/功率路径。在一个倒装芯片设备中,顶部外部导线分布图可容纳一个半导体芯片。