利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

18 条记录 (耗时 0.014 秒)

    形成具有分開的字線及抹除閘之快閃記憶體的方法
    3.
    发明专利
    形成具有分開的字線及抹除閘之快閃記憶體的方法 审中-公开
    形成具有分开的字线及抹除闸之闪存的方法

    公开(公告)号：TW201719821A

    公开(公告)日：2017-06-01

    申请号：TW105133883

    申请日：2016-10-20

    申请人： 超捷公司 ,  SILICON STORAGE TECHNOLOGY, INC.

    发明人： 陳俊明 ,  CHEN, CHUN MING ,  吳滿堂 ,  WU, MAN TANG ,  楊正威 ,  YANG, JENG WEI ,  蘇 堅昇 ,  SU, CHIEN-SHENG ,  杜 恩漢 ,  DO, NHAN

    IPC分类号： H01L21/8247 ,  H01L29/788

    CPC分类号： H01L27/11521 ,  G11C16/0408 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/788

    摘要： 一種形成非揮發性記憶體單元之方法，其包括在基材中形成分隔開的第一區域及第二區域，於第一區域及第二區域之間界定出通道區域。形成浮閘於通道區域之第一部分上方及第一區域之一部分上方，其中浮閘包括銳緣，該銳緣設置於第一區域上方。圍繞該銳緣形成隧道氧化物層。形成抹除閘於第一區域上方，其中抹除閘包括面向該銳緣之缺口，且其中缺口藉由隧道氧化物層與銳緣絕緣。形成字線閘於與第二區域相鄰的通道區域之第二部分上方。該字線閘之該形成在隧道氧化物層及抹除閘之形成之後執行。

    简体摘要： 一种形成非挥发性内存单元之方法，其包括在基材中形成分隔开的第一区域及第二区域，于第一区域及第二区域之间界定出信道区域。形成浮闸于信道区域之第一部分上方及第一区域之一部分上方，其中浮闸包括锐缘，该锐缘设置于第一区域上方。围绕该锐缘形成隧道氧化物层。形成抹除闸于第一区域上方，其中抹除闸包括面向该锐缘之缺口，且其中缺口借由隧道氧化物层与锐缘绝缘。形成字线闸于与第二区域相邻的信道区域之第二部分上方。该字线闸之该形成在隧道氧化物层及抹除闸之形成之后运行。

    形成分離閘記憶體單元陣列連同低及高電壓邏輯裝置之方法
    4.
    发明专利
    形成分離閘記憶體單元陣列連同低及高電壓邏輯裝置之方法 审中-公开
    形成分离闸内存单元数组连同低及高电压逻辑设备之方法

    公开(公告)号：TW201644039A

    公开(公告)日：2016-12-16

    申请号：TW105102068

    申请日：2016-01-22

    申请人： 超捷公司 ,  SILICON STORAGE TECHNOLOGY, INC.

    发明人： 吳滿堂 ,  WU, MAN TANG ,  楊正威 ,  YANG, JENG WEI ,  蘇 堅昇 ,  SU, CHIEN-SHENG ,  陳俊明 ,  CHEN, CHUN MING ,  杜 恩漢 ,  DO, NHAN

    IPC分类号： H01L27/115 ,  H01L29/66 ,  H01L29/423

    CPC分类号： H01L29/66537 ,  H01L21/28273 ,  H01L27/11519 ,  H01L27/11546 ,  H01L29/42328 ,  H01L29/66825

    摘要： 一種在具有記憶體、低電壓LV及高電壓HV區之一基材上形成一記憶體裝置的方法，該方法包括：形成成對的間隔開記憶體堆疊於該記憶體區中；形成與該基材絕緣之一第一導電層於該基材上方；形成一第一絕緣層於該第一導電層上，並從該記憶體區及HV區移除該第一絕緣層；執行一導電材料沉積以加厚該記憶體區及HV區中之該第一導電層、及在該LV區中形成一第二導電層於該第一絕緣層上；執行一蝕刻以薄化該記憶體區及HV區中的該第一導電層及移除該LV區中之該第二導電層；從該LV區移除該第一絕緣層；及將該第一導電層圖案化以形成該第一導電層的區塊於該記憶體區、該LV區及該HV區中。

    简体摘要： 一种在具有内存、低电压LV及高电压HV区之一基材上形成一内存设备的方法，该方法包括：形成成对的间隔开内存堆栈于该内存区中；形成与该基材绝缘之一第一导电层于该基材上方；形成一第一绝缘层于该第一导电层上，并从该内存区及HV区移除该第一绝缘层；运行一导电材料沉积以加厚该内存区及HV区中之该第一导电层、及在该LV区中形成一第二导电层于该第一绝缘层上；运行一蚀刻以薄化该内存区及HV区中的该第一导电层及移除该LV区中之该第二导电层；从该LV区移除该第一绝缘层；及将该第一导电层图案化以形成该第一导电层的区块于该内存区、该LV区及该HV区中。

    形成含有金屬閘及邏輯裝置之自我對準分離閘記憶體單元陣列之方法
    7.
    发明专利
    形成含有金屬閘及邏輯裝置之自我對準分離閘記憶體單元陣列之方法 审中-公开
    形成含有金属闸及逻辑设备之自我对准分离闸内存单元数组之方法

    公开(公告)号：TW201643947A

    公开(公告)日：2016-12-16

    申请号：TW105102081

    申请日：2016-01-22

    申请人： 超捷公司 ,  SILICON STORAGE TECHNOLOGY, INC.

    发明人： 楊正威 ,  YANG, JENG WEI ,  陳俊明 ,  CHEN, CHUN MING ,  吳滿堂 ,  WU, MAN TANG ,  周峰 ,  ZHOU, FENG ,  呂祥 ,  LIU, XIAN ,  蘇 堅昇 ,  SU, CHIEN-SHENG ,  杜 恩漢 ,  DO, NHAN

    IPC分类号： H01L21/28 ,  H01L21/306 ,  H01L27/115 ,  H01L29/66

    CPC分类号： H01L27/11524 ,  H01L21/28273 ,  H01L21/30604 ,  H01L27/11536 ,  H01L29/42328 ,  H01L29/66545 ,  H01L29/66825 ,  H01L29/7881

    摘要： 一種形成一記憶體裝置之方法，該方法係藉由下列方式達成：形成分隔開的第一區域及第二區域且其等之間具有一通道區域；形成一浮閘於該通道區域之一第一部分上方並與該第一部分絕緣；形成一控制閘於該浮閘上方並與該浮閘絕緣；形成一抹除閘於該第一區域上方並與該第一區域絕緣；及形成一選擇閘於該通道區域之一第二部分上方並與該第二部分絕緣。形成該浮閘包括：形成一第一絕緣層於該基材上；形成一第一導電層於該第一絕緣層上；及執行兩次分開的蝕刻以形成穿過該第一導電層的第一及第二溝槽。在該第一溝槽處的該第一導電層之一側壁具有一負斜度，且在該第二溝槽處的該第一導電層之一側壁為垂直的。

    简体摘要： 一种形成一内存设备之方法，该方法系借由下列方式达成：形成分隔开的第一区域及第二区域且其等之间具有一信道区域；形成一浮闸于该信道区域之一第一部分上方并与该第一部分绝缘；形成一控制闸于该浮闸上方并与该浮闸绝缘；形成一抹除闸于该第一区域上方并与该第一区域绝缘；及形成一选择闸于该信道区域之一第二部分上方并与该第二部分绝缘。形成该浮闸包括：形成一第一绝缘层于该基材上；形成一第一导电层于该第一绝缘层上；及运行两次分开的蚀刻以形成穿过该第一导电层的第一及第二沟槽。在该第一沟槽处的该第一导电层之一侧壁具有一负斜度，且在该第二沟槽处的该第一导电层之一侧壁为垂直的。

    分離閘快閃記憶體陣列及邏輯裝置之整合
    8.
    发明专利
    分離閘快閃記憶體陣列及邏輯裝置之整合 审中-公开
    分离闸闪存数组及逻辑设备之集成

    公开(公告)号：TW201644040A

    公开(公告)日：2016-12-16

    申请号：TW105106493

    申请日：2016-03-03

    申请人： 超捷公司 ,  SILICON STORAGE TECHNOLOGY, INC.

    发明人： 陳俊明 ,  CHEN, CHUN MING ,  楊正威 ,  YANG, JENG WEI ,  蘇 堅昇 ,  SU, CHIEN-SHENG ,  吳滿堂 ,  WU, MAN TANG ,  杜 恩漢 ,  DO, NHAN

    IPC分类号： H01L27/115 ,  H01L29/423 ,  G11C16/04

    CPC分类号： H01L27/11531 ,  G11C16/0425 ,  H01L21/28273 ,  H01L27/11534 ,  H01L29/42328 ,  H01L29/66825

    摘要： 一種記憶體裝置及方法包括具有記憶體及邏輯裝置區域的一半導體基材。形成複數個記憶體單元於該記憶體區域中，該等記憶體單元各包括：第一源極區及汲極區，其等之間具有一第一通道區；一浮閘，其設置於該第一通道之一第一部分上方；一控制閘，其設置於該浮閘上方；一選擇閘，其設置於該第一通道區之一第二部分上方；以及一抹除閘，其設置於該源極區上方。形成複數個邏輯裝置於該邏輯裝置區域中，該等邏輯裝置各包括：第二源極區及汲極區，其等之間具有一第二通道區；以及一邏輯閘，其設置於該第二通道區上方。在該記憶體區域中之該基材上表面凹陷而低於該基材在該邏輯裝置區域中之上表面，以使較高的該等記憶體單元具有相似於該等邏輯裝置之上高度的一上高度。

    简体摘要： 一种内存设备及方法包括具有内存及逻辑设备区域的一半导体基材。形成复数个内存单元于该内存区域中，该等内存单元各包括：第一源极区及汲极区，其等之间具有一第一信道区；一浮闸，其设置于该第一信道之一第一部分上方；一控制闸，其设置于该浮闸上方；一选择闸，其设置于该第一信道区之一第二部分上方；以及一抹除闸，其设置于该源极区上方。形成复数个逻辑设备于该逻辑设备区域中，该等逻辑设备各包括：第二源极区及汲极区，其等之间具有一第二信道区；以及一逻辑门，其设置于该第二信道区上方。在该内存区域中之该基材上表面凹陷而低于该基材在该逻辑设备区域中之上表面，以使较高的该等内存单元具有相似于该等逻辑设备之上高度的一上高度。