具有功能單元的緊湊陣列之積體電路與其形成方法
    9.
    发明专利
    具有功能單元的緊湊陣列之積體電路與其形成方法 审中-公开
    具有功能单元的紧凑数组之集成电路与其形成方法

    公开(公告)号:TW201611223A

    公开(公告)日:2016-03-16

    申请号:TW104115775

    申请日:2015-05-18

    摘要: 用於形成功能單元之緊湊陣列的技術係被揭露,其使用下一代微影(NGL)製程,諸如電子束直接寫入(EBDW)以及極紫外光微影(EUVL),用以在陣列中形成該等單元的邊界。該單元的緊湊陣列可被使用於以邏輯單元來組態的現場可程式化閘陣列(FPGA)結構、以位元單元來組態的靜態隨機存取記憶體(SRAM)結構、或具有以單元為主之結構的其他記憶體或邏輯裝置。因為相較於習知193nm光微影,NGL製程容許該等單元邊界更高的準確度與更靠近的切割,所以該等技術可被使用來得到例如該功能單元陣列之10至50個百分點的面積縮減。此外,使用NGL製程來形成該等單元的邊界亦可減少微影所導致的變異,該等變異則存在於習知193nm光微影。

    简体摘要: 用于形成功能单元之紧凑数组的技术系被揭露,其使用下一代微影(NGL)制程,诸如电子束直接写入(EBDW)以及极紫外光微影(EUVL),用以在数组中形成该等单元的边界。该单元的紧凑数组可被使用于以逻辑单元来组态的现场可进程化闸数组(FPGA)结构、以比特单元来组态的静态随机存取内存(SRAM)结构、或具有以单元为主之结构的其他内存或逻辑设备。因为相较于习知193nm光微影,NGL制程容许该等单元边界更高的准确度与更靠近的切割,所以该等技术可被使用来得到例如该功能单元数组之10至50个百分点的面积缩减。此外,使用NGL制程来形成该等单元的边界亦可减少微影所导致的变异,该等变异则存在于习知193nm光微影。