-
公开(公告)号:TWI618190B
公开(公告)日:2018-03-11
申请号:TW105124919
申请日:2016-08-05
发明人: 林翔偉 , LIN, HSIANG WEI
IPC分类号: H01L21/768 , H01L23/522 , H01L23/528
CPC分类号: H01L21/7682 , H01L21/76289 , H01L21/764 , H01L21/76802 , H01L21/76832 , H01L21/76834 , H01L23/5222 , H01L23/5226 , H01L23/528 , H01L23/53295 , H01L29/0649 , H01L2221/1042
-
公开(公告)号:TW201735256A
公开(公告)日:2017-10-01
申请号:TW106100112
申请日:2017-01-04
发明人: 孫 冰西 , WOOD, BINGXI SUN , 沃德 麥克G , WARD, MICHAEL G. , 孫世宇 , SUN, SHIYU , 恰德席克 麥克 , CHUDZIK, MICHAEL , 金男成 , KIM, NAM SUNG , 仲 華 , CHUNG, HUA , 黃奕樵 , HUANG, YI-CHIAU , 殷 正操 , YING, CHENTSAU , 張 穎 , ZHANG, YING , 倪 其農 , NI, CHI-NUNG , 董琳 , DONG, LIN , 楊東青 , YANG, DONGQING
IPC分类号: H01L21/768 , H01L29/06 , H01L29/41 , H01L29/423
CPC分类号: H01L29/0673 , H01L21/02115 , H01L21/02126 , H01L21/0214 , H01L21/0217 , H01L21/0228 , H01L21/02532 , H01L21/0262 , H01L21/30604 , H01L21/3065 , H01L21/31111 , H01L21/31116 , H01L21/764 , H01L29/0649 , H01L29/0669 , H01L29/42392 , H01L29/66742 , H01L29/66795
摘要: 本揭示案提供用於形成用於半導體晶片的環繞式水平閘極(hGAA)結構中具有期望的材料的奈米線結構的奈米線間隔物的方法。在一個實例中,形成針對在基板上奈米線結構的奈米線間隔物的方法包含:在基板上實行橫向蝕刻製程,該基板上設置有多材料層,其中該多材料層包含重複成對的第一層及第二層,該第一層及該第二層各自具有分別在該多材料層中曝露的第一側壁及第二側壁,其中橫向蝕刻製程主要蝕刻該第二層穿過該第二層而在該第二層中形成凹部;以介電質材料填充該凹部;以及從該凹部移除過度填充的介電質層。
简体摘要: 本揭示案提供用于形成用于半导体芯片的环绕式水平闸极(hGAA)结构中具有期望的材料的奈米线结构的奈米线间隔物的方法。在一个实例中,形成针对在基板上奈米线结构的奈米线间隔物的方法包含:在基板上实行横向蚀刻制程,该基板上设置有多材料层,其中该多材料层包含重复成对的第一层及第二层,该第一层及该第二层各自具有分别在该多材料层中曝露的第一侧壁及第二侧壁,其中横向蚀刻制程主要蚀刻该第二层穿过该第二层而在该第二层中形成凹部;以介电质材料填充该凹部;以及从该凹部移除过度填充的介电质层。
-
公开(公告)号:TWI593101B
公开(公告)日:2017-07-21
申请号:TW105121427
申请日:2016-07-06
发明人: 李彥儒 , LEE, YEN RU , 李啓弘 , LI, CHII HORNG , 郭建億 , KUO, CHIEN I , 舒麗麗 , SU, LILLY , 蘇建彰 , SU, CHIEN CHANG , 丁姮彣 , TING, HENG WEN , 戴榮吉 , TAI, JUNG CHI , 李則輝 , LEE, CHE HUI , 李英瑋 , LI, YING WEI
IPC分类号: H01L29/06 , H01L29/66 , H01L29/78 , H01L21/336 , H01L21/8234 , H01L21/02
CPC分类号: H01L21/764 , H01L29/0653 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/24 , H01L29/66795 , H01L29/7848 , H01L29/7851
-
公开(公告)号:TW201714225A
公开(公告)日:2017-04-16
申请号:TW105133306
申请日:2016-10-14
发明人: 張哲誠 , CHANG, CHE CHENG , 林志翰 , LIN, CHIH HAN
IPC分类号: H01L21/336 , H01L29/78
CPC分类号: H01L29/66795 , H01L21/02271 , H01L21/764 , H01L29/0649 , H01L29/401 , H01L29/515 , H01L29/66545 , H01L29/7851
摘要: 一種半導體裝置包含半導體基材及在半導體基材上的半導體鰭片,其中半導體鰭片之鰭片隔離結構在二單元所共有之共同邊界上。鰭片隔離結構具有空氣間隙,此空氣間隙從半導體鰭片之頂部延伸至半導體基材的一部分。空氣間隙將半導體鰭片分離成二部分之半導體鰭片。鰭片隔離結構包含遮蓋住在空氣間隙之頂部的介電覆蓋層。
简体摘要: 一种半导体设备包含半导体基材及在半导体基材上的半导体鳍片,其中半导体鳍片之鳍片隔离结构在二单元所共有之共同边界上。鳍片隔离结构具有空气间隙,此空气间隙从半导体鳍片之顶部延伸至半导体基材的一部分。空气间隙将半导体鳍片分离成二部分之半导体鳍片。鳍片隔离结构包含遮盖住在空气间隙之顶部的介电复盖层。
-
公开(公告)号:TWI560805B
公开(公告)日:2016-12-01
申请号:TW101133092
申请日:2012-09-11
发明人: 許鴻生 , SHUE, HONG SENG , 楊岱宜 , YANG, TAI I , 吳威鼎 , WU, WEI DING , 鍾明達 , CHUNG, MING TAI , 游紹祺 , YU, SHAO CHI
IPC分类号: H01L21/764 , H01L27/06
CPC分类号: H01L21/823481 , H01L21/76264 , H01L21/76283 , H01L21/76289 , H01L21/764 , H01L21/7682 , H01L21/823475 , H01L27/088 , H01L29/0649 , H01L2221/1047
-
公开(公告)号:TW201635388A
公开(公告)日:2016-10-01
申请号:TW104138334
申请日:2015-11-19
申请人: 英特爾股份有限公司 , INTEL CORPORATION
发明人: 辛格 肯瓦爾 , SINGH, KANWAL JIT , 麥爾斯 艾倫 , MYERS, ALAN M.
IPC分类号: H01L21/336 , H01L29/778
CPC分类号: H01L21/7682 , H01L21/764 , H01L21/76834 , H01L21/76897 , H01L21/84 , H01L23/5226 , H01L23/53228 , H01L23/5329 , H01L29/78 , H01L2224/16225
摘要: 一種方法包含形成犧牲材料在積體電路結構的複數個金屬線之間;形成遮罩在犧牲材料上;以及在形成遮罩之後,移除犧牲材料以便在金屬線之間留下空隙。一種設備包含積體電路基板;在基板上的第一金屬化級;第二金屬化級;以及設置在第一金屬化級與第二金屬化級之間的遮罩,遮罩包含具有選擇以容許質量傳送穿過其中之孔隙率的介電材料,其中,第一金屬化級及第二金屬化級之每一者包括複數個金屬線,以及第一金屬化級及第二金屬化級之至少一者的相鄰金屬線之部分藉由空隙而隔開。
简体摘要: 一种方法包含形成牺牲材料在集成电路结构的复数个金属线之间;形成遮罩在牺牲材料上;以及在形成遮罩之后,移除牺牲材料以便在金属线之间留下空隙。一种设备包含集成电路基板;在基板上的第一金属化级;第二金属化级;以及设置在第一金属化级与第二金属化级之间的遮罩,遮罩包含具有选择以容许质量发送穿过其中之孔隙率的介电材料,其中,第一金属化级及第二金属化级之每一者包括复数个金属线,以及第一金属化级及第二金属化级之至少一者的相邻金属线之部分借由空隙而隔开。
-
公开(公告)号:TW201633527A
公开(公告)日:2016-09-16
申请号:TW104134984
申请日:2015-10-23
申请人: 美光科技公司 , MICRON TECHNOLOGY, INC.
发明人: 凡蒂尼 保羅 , FANTINI, PAOLO , 卡索拉托 克里斯汀納 , CASELLATO, CRISTINA , 佩里茲 法比歐 , PELLIZZER, FABIO
CPC分类号: H01L27/2463 , H01L21/76224 , H01L21/764 , H01L21/7682 , H01L21/76837 , H01L27/115 , H01L27/11521 , H01L27/11524 , H01L27/1157 , H01L45/06 , H01L45/1233 , H01L45/141 , H01L45/144 , H01L45/1675
摘要: 一種交叉點記憶體陣列包含複數個可變電阻記憶體單元柱。毗鄰記憶體單元柱由包含一埋入式空隙之一經部分填充間隙隔開。另外,毗鄰記憶體單元柱包含由該埋入式空隙至少部分插置之儲存材料元件。
简体摘要: 一种交叉点内存数组包含复数个可变电阻内存单元柱。毗邻内存单元柱由包含一埋入式空隙之一经部分填充间隙隔开。另外,毗邻内存单元柱包含由该埋入式空隙至少部分插置之存储材料组件。
-
公开(公告)号:TWI540677B
公开(公告)日:2016-07-01
申请号:TW103130257
申请日:2014-09-02
申请人: 英特爾股份有限公司 , INTEL CORPORATION
发明人: 沃蘭斯 查理斯 , WALLACE, CHARLES H. , 奈赫斯 保羅 , NYHUS, PAUL A.
IPC分类号: H01L21/768 , H01L23/522
CPC分类号: H01L21/486 , H01L21/4846 , H01L21/764 , H01L21/76801 , H01L21/76816 , H01L21/76897 , H01L23/498 , H01L23/49827 , H01L23/49838 , H01L23/49894 , H01L23/5226 , H01L23/528 , H01L23/53295 , H01L2924/0002 , H01L2924/00
-
公开(公告)号:TWI524484B
公开(公告)日:2016-03-01
申请号:TW103107362
申请日:2014-03-05
发明人: 丁致遠 , TING, CHIH YUAN , 吳中文 , WU, CHUNG WEN , 陳正修 , CHEN, JENG SHIOU , 蔡嘉祥 , TSAI, JANG SHIANG , 謝志宏 , SHIEH, JYU HORNG
IPC分类号: H01L23/48 , H01L21/768
CPC分类号: H01L23/5283 , H01L21/32139 , H01L21/764 , H01L21/76802 , H01L21/76804 , H01L21/76816 , H01L21/7682 , H01L21/76831 , H01L21/76834 , H01L21/76837 , H01L21/7684 , H01L21/76843 , H01L21/76846 , H01L21/76852 , H01L21/76877 , H01L21/76883 , H01L21/76885 , H01L23/485 , H01L23/5222 , H01L23/5226 , H01L23/53238 , H01L23/5329 , H01L2924/0002 , H01L2924/00
-
公开(公告)号:TW201603279A
公开(公告)日:2016-01-16
申请号:TW104105954
申请日:2015-02-25
发明人: 片岡肇 , KATAOKA, HAJIME , 城本龍也 , SHIROMOTO, TATSUYA , 新田哲也 , NITTA, TETSUYA
CPC分类号: H01L29/0653 , H01L21/761 , H01L21/764 , H01L23/3171 , H01L23/485 , H01L23/522 , H01L29/1045 , H01L29/42368 , H01L29/665 , H01L29/66659 , H01L29/7835 , H01L2924/0002 , H01L2924/00
摘要: 本發明提供一種半導體裝置,其目的為提高半導體裝置的性能。本發明之半導體裝置,於半導體基板SUB之表層部,將源極用的n+ 型半導體區域SR及汲極用的n+ 型半導體區域DR彼此分隔地形成,並於n+ 型半導體區域SR與n+ 型半導體區域DR之間的半導體基板SUB之主面上,隔著閘極絕緣膜用的絕緣膜GI而形成閘極電極GE。此外,於閘極電極GE下方的通道形成區域與汲極用的n+ 型半導體區域DR之間的半導體基板SUB之主面,形成LOCOS氧化膜2及STI絕緣膜3。LOCOS氧化膜2及STI絕緣膜3之中,LOCOS氧化膜2位於通道形成區域側,STI絕緣膜3位於汲極用的n+ 型半導體區域DR側。
简体摘要: 本发明提供一种半导体设备,其目的为提高半导体设备的性能。本发明之半导体设备,于半导体基板SUB之表层部,将源极用的n+ 型半导体区域SR及汲极用的n+ 型半导体区域DR彼此分隔地形成,并于n+ 型半导体区域SR与n+ 型半导体区域DR之间的半导体基板SUB之主面上,隔着闸极绝缘膜用的绝缘膜GI而形成闸极电极GE。此外,于闸极电极GE下方的信道形成区域与汲极用的n+ 型半导体区域DR之间的半导体基板SUB之主面,形成LOCOS氧化膜2及STI绝缘膜3。LOCOS氧化膜2及STI绝缘膜3之中,LOCOS氧化膜2位于信道形成区域侧,STI绝缘膜3位于汲极用的n+ 型半导体区域DR侧。
-
-
-
-
-
-
-
-
-