公开(公告)号：US08549255B2

公开(公告)日：2013-10-01

申请号：US12032041

申请日：2008-02-15

申请人： David A. Schroter ,  Mark S. Farrell ,  Jennifer Navarro ,  Chung-Lung Kevin Shum ,  Charles F. Webb

发明人： David A. Schroter ,  Mark S. Farrell ,  Jennifer Navarro ,  Chung-Lung Kevin Shum ,  Charles F. Webb

IPC分类号： G06F12/00

CPC分类号： G06F9/30047 ,  G06F12/0862

摘要： A microprocessor equipped to provide hardware initiated prefetching, includes at least one architecture for performing: issuance of a prefetch instruction; writing of a prefetch address into a prefetch fetch address register (PFAR); attempting a prefetch according to the address; detecting one of a cache miss and a cache hit; and if there is a cache miss, then sending a miss request to a next cache level and attempting cache access in a non-busy cycle; and if there is a cache hit, then incrementing the address in the PFAR and completing the prefetch. A method and a computer program product are provided.

摘要翻译： 配备提供硬件发起预取的微处理器包括用于执行：发出预取指令的至少一个架构; 将预取地址写入预取提取地址寄存器（PFAR）; 根据地址尝试预取; 检测缓存未命中和缓存命中之一; 并且如果存在高速缓存未命中，则将错误请求发送到下一个高速缓存级别，并在非繁忙周期中尝试高速缓存访​​问; 并且如果存在缓存命中，则增加PFAR中的地址并完成预取。 提供了一种方法和计算机程序产品。

公开(公告)号：US20130246743A1

公开(公告)日：2013-09-19

申请号：US13422589

申请日：2012-03-16

申请人： Mark S. Farrell ,  Charles W. Gainey, JR. ,  Chung-Lung K. Shum ,  Brian Smith

发明人： Mark S. Farrell ,  Charles W. Gainey, JR. ,  Chung-Lung K. Shum ,  Brian Smith

IPC分类号： G06F9/30

CPC分类号： G06F9/30145 ,  G06F9/30021 ,  G06F9/3005 ,  G06F9/30076 ,  G06F9/30101 ,  G06F9/455 ,  G06F11/3636 ,  G06F11/3648

摘要： The invention relates to determining the status of run-time-instrumentation controls. The status is determined by executing a test run-time-instrumentation controls (TRIC) instruction. The TRIC instruction executed in either a supervisor state or a lesser-privileged state. The TRIC instruction determines whether the run-time-instrumentation controls have changed. The run-time-instrumentation controls are set to an initial value using a privileged load run-time-instrumentation controls (LRIC) instruction. The TRIC instruction is fetched and executed. If the TRIC instruction is enabled, then it is determined if the initial value set by the run-time-instrumentation controls has been changed. If the initial value set by the run-time-instrumentation controls has been changed, then a condition code is set to a first value.

摘要翻译： 本发明涉及确定运行时仪表控制的状态。 通过执行测试运行时仪表控制（TRIC）指令来确定状态。 TRIC指令在监督状态或较弱权限状态下执行。 TRIC指令确定运行时仪表控件是否已更改。 使用特权负载运行时仪表控件（LRIC）指令将运行时仪表控件设置为初始值。 获取并执行TRIC指令。 如果启用了TRIC指令，则确定运行时间仪表控制设置的初始值是否已更改。 如果由运行时间检测控件设置的初始值已更改，则将条件代码设置为第一个值。

公开(公告)号：US08447949B2

公开(公告)日：2013-05-21

申请号：US12487032

申请日：2009-06-18

申请人： Robert M. Abrams ,  Mark S. Farrell ,  Dan F. Greiner ,  Christian Jacobi ,  James H. Mulder ,  Peter J. Relson ,  Timothy J. Slegel ,  Peter K. Szwed

发明人： Robert M. Abrams ,  Mark S. Farrell ,  Dan F. Greiner ,  Christian Jacobi ,  James H. Mulder ,  Peter J. Relson ,  Timothy J. Slegel ,  Peter K. Szwed

IPC分类号： G06F9/34

CPC分类号： G06F11/073 ,  G06F9/34 ,  G06F11/0751

摘要： One or more registers used to form an address usable in accessing storage are examined to determine if a zero address event has occurred in forming the address. In response to an indication that a zero address event has occurred in address formation, an alert is provided to the program using the address to access storage.

摘要翻译： 检查用于形成可用于访问存储器的地址的一个或多个寄存器，以确定在形成地址时是否发生了零地址事件。 响应于在地址形成中已经发生零地址事件的指示，使用该地址访问存储器向程序提供警报。

公开(公告)号：US08407453B2

公开(公告)日：2013-03-26

申请号：US13273320

申请日：2011-10-14

申请人： Khary J. Alexander ,  Fadi Y. Busaba ,  Mark S. Farrell ,  Bruce C. Giamei ,  Timothy J. Slegel ,  Charles F. Webb

发明人： Khary J. Alexander ,  Fadi Y. Busaba ,  Mark S. Farrell ,  Bruce C. Giamei ,  Timothy J. Slegel ,  Charles F. Webb

IPC分类号： G06F9/30

CPC分类号： G06F9/30079 ,  G06F9/30145 ,  G06F9/3867

摘要： Processing within a computing environment is facilitated using an extended DRAIN instruction. An extended DRAIN instruction is used to stall processing within a computing environment. The instruction includes an indication of the one or more processing stages at which processing is to be stalled. It also includes a control that allows processing to be stalled for additional cycles, as desired.

摘要翻译： 使用扩展DRAIN指令便于计算环境内的处理。 扩展DRAIN指令用于在计算环境中停止处理。 该指令包括处理被停止的一个或多个处理阶段的指示。 它还包括一个控制，允许根据需要使处理停滞在额外的周期。

公开(公告)号：US20130014123A1

公开(公告)日：2013-01-10

申请号：US13619400

申请日：2012-09-14

申请人： Greg A. Dyck ,  Mark S. Farrell ,  Charles W. Gainey ,  Jeffrey P. Kubala ,  Robert R. Rogers ,  Mark A. Wisniewski

发明人： Greg A. Dyck ,  Mark S. Farrell ,  Charles W. Gainey ,  Jeffrey P. Kubala ,  Robert R. Rogers ,  Mark A. Wisniewski

IPC分类号： G06F9/46

CPC分类号： G06F9/52 ,  G06F9/4843 ,  G06F9/5077

摘要： An embodiment provides for operating an information processing system. An aspect of the invention includes allocating an execution interval to a first logical processor of a plurality of logical processors of the information processing system. The execution interval is allocated for use by the first logical processor in executing instructions on a physical processor of the information processing system. The first logical processor determines that a resource required for execution by the first logical processor is locked by another one of the other logical processors. An instruction is issued by the first logical processor to determine whether a lock-holding logical processor is currently running. The lock-holding logical processor waits to release the lock if it is currently running. A command is issued by the first logical processor to a super-privileged process for relinquishing the allocated execution interval by the first logical processor if the locking holding processor is not running.

摘要翻译： 实施例提供了操作信息处理系统。 本发明的一个方面包括将执行间隔分配给信息处理系统的多个逻辑处理器的第一逻辑处理器。 执行间隔被分配供第一逻辑处理器在信息处理系统的物理处理器上执行指令时使用。 第一逻辑处理器确定由第一逻辑处理器执行所需的资源被另一个其他逻辑处理器锁定。 由第一逻辑处理器发出指令以确定锁定保持逻辑处理器当前是否正在运行。 锁定逻辑处理器等待释放锁定，如果它当前正在运行。 如果锁定保持处理器不在运行，则由第一逻辑处理器发出命令到超级特权进程以放弃由第一逻辑处理器分配的执行间隔。

公开(公告)号：US08276151B2

公开(公告)日：2012-09-25

申请号：US11470487

申请日：2006-09-06

申请人： Greg A. Dyck ,  Mark S. Farrell ,  Charles W. Gainey ,  Jeffrey P. Kubala ,  Robert R. Rogers ,  Mark A. Wisniewski

发明人： Greg A. Dyck ,  Mark S. Farrell ,  Charles W. Gainey ,  Jeffrey P. Kubala ,  Robert R. Rogers ,  Mark A. Wisniewski

IPC分类号： G06F9/46 ,  G06F13/00

CPC分类号： G06F9/52 ,  G06F9/4843 ,  G06F9/5077

摘要： A method is provided for a first logical processor to determine a running status of a target logical processor of an information processing system. In such method, an instruction is issued by the first logical processor running on the information processing system for determining whether the target logical processor is running. In response to issuing the instruction, a state descriptor belonging to the target logical processor is queried to determine whether the target logical processor is currently running. A result is then returned to the first logical processor, the result indicating whether or not the target logical processor is currently running.

摘要翻译： 提供了一种用于第一逻辑处理器来确定信息处理系统的目标逻辑处理器的运行状态的方法。 在这种方法中，在信息处理系统上运行的第一逻辑处理器发出用于确定目标逻辑处理器是否正在运行的指令。 响应于发出指令，查询属于目标逻辑处理器的状态描述符，以确定目标逻辑处理器当前是否正在运行。 然后将结果返回到第一逻辑处理器，结果指示目标逻辑处理器当前是否正在运行。

公开(公告)号：US20120173917A1

公开(公告)日：2012-07-05

申请号：US13402554

申请日：2012-02-22

申请人： Eberhard Engler ,  Mark S. Farrell ,  Klaus Meissner ,  Ronald M. Smith, SR. ,  Mark A. Check ,  Evangelyn K. Smith

发明人： Eberhard Engler ,  Mark S. Farrell ,  Klaus Meissner ,  Ronald M. Smith, SR. ,  Mark A. Check ,  Evangelyn K. Smith

IPC分类号： G06F1/04 ,  G04C11/00

CPC分类号： G06F1/14

摘要： A system, method and computer program product for steering a time-of-day (TOD) clock for a computer system having a physical clock providing a time base for executing operations that is stepped to a common oscillator. The method includes receiving, at a processing unit, a request to change a clock steering rate used to control a TOD-clock offset value for the processing unit, the TOD-clock offset defined as a function of a start time (s), a base offset (b), and a steering rate (r). The unit schedules a next episode start time with which to update the TOD-clock offset value. After updating TOD-clock offset value (d) at the scheduled time, TOD-clock offset value is added to a physical-clock value (Tr) value to obtain a logical TOD-clock value (Tb), where the logical TOD-clock value is adjustable without adjusting a stepping rate of the oscillator.

摘要翻译： 一种用于转向具有物理时钟的计算机系统的时钟（TOD）时钟的系统，方法和计算机程序产品，该物理时钟提供用于执行步进到公共振荡器的操作的时基。 该方法包括在处理单元处接收用于改变用于控制处理单元的TOD时钟偏移值的时钟转向速率的请求，定义为开始时间的函数的TOD时钟偏移量， 基本偏移（b）和转向率（r）。 该单元安排下一个开始时间来更新TOD时钟偏移值。 在预定时间更新TOD时钟偏移值（d）后，将TOD时钟偏移值加到物理时钟值（Tr）值，以获得逻辑TOD时钟值（Tb），其中逻辑TOD时钟 值可调节，而不需要调整振荡器的步进速率。

公开(公告)号：US08176301B2

公开(公告)日：2012-05-08

申请号：US12031756

申请日：2008-02-15

申请人： Mark S. Farrell ,  Bruce C. Giamei ,  Chung-Lung Kevin Shum

发明人： Mark S. Farrell ,  Bruce C. Giamei ,  Chung-Lung Kevin Shum

IPC分类号： G06F9/30 ,  G06F9/40 ,  G06F7/38 ,  G06F9/00 ,  G06F9/44

CPC分类号： G06F9/3017 ,  G06F9/30003 ,  G06F9/30043 ,  G06F9/30101 ,  G06F9/3824 ,  G06F9/3861

摘要： Millicode store access checking instructions are provided via an operand access control register (OACR) including a test modifier indicator, which is communicatively coupled to an instruction unit subsystem, the instruction unit subsystem for fetching and decoding instructions. The instructions include a millicode instruction with an operand defining an address to check for a store access exception. In addition, an execution unit for executing the millicode instruction performs a method. The method includes receiving the millicode instruction from the instruction unit subsystem, testing for the store access exception at the address as if the test modifier is set absent an update to the OACR, and outputting a result of the testing for the store access exception.

摘要翻译： 经由操作数访问控制寄存器（OACR）提供Millicode存储访问检查指令，该操作数访问控制寄存器（OACR）包括通信地耦合到指令单元子系统的指令单元子系统，用于获取和解码指令。 该指令包括一个具有操作数的millicode指令，其中定义了一个地址来检查存储访问异常。 另外，用于执行millicode指令的执行单元执行一种方法。 该方法包括从指令单元子系统接收millicode指令，测试地址处的存储访问异常，就好像将测试修饰符设置为不存在对OACR的更新，并输出用于存储访问异常的测试结果。

公开(公告)号：US20120036338A1

公开(公告)日：2012-02-09

申请号：US13273320

申请日：2011-10-14

申请人： Khary J. Alexander ,  Fadi Y. Busaba ,  Mark S. Farrell ,  Bruce C. Giamei ,  Timothy J. Slegel ,  Charles F. Webb

发明人： Khary J. Alexander ,  Fadi Y. Busaba ,  Mark S. Farrell ,  Bruce C. Giamei ,  Timothy J. Slegel ,  Charles F. Webb

IPC分类号： G06F9/30

CPC分类号： G06F9/30079 ,  G06F9/30145 ,  G06F9/3867

摘要： An extended DRAIN instruction is used to stall processing within a computing environment. The instruction includes an indication of the one or more processing stages at which processing is to be stalled. It also includes a control that allows processing to be stalled for additional cycles, as desired.

摘要翻译： 扩展DRAIN指令用于在计算环境中停止处理。 该指令包括处理被停止的一个或多个处理阶段的指示。 它还包括一个控制，允许根据需要使处理停滞在额外的周期。

公开(公告)号：US07984341B2

公开(公告)日：2011-07-19

申请号：US12036697

申请日：2008-02-25

申请人： Rebecca S. Wisniewski ,  Mark S. Farrell ,  Patrick J. Meaney

发明人： Rebecca S. Wisniewski ,  Mark S. Farrell ,  Patrick J. Meaney

IPC分类号： G06F11/00

CPC分类号： G06F11/0721 ,  G06F11/076

摘要： A system for processing errors in a processor comprising, an error counter, a pass counter, and a processing portion operative to determine whether a first error is active, increment an error counter responsive to determining that the first error is active, increment the pass counter responsive to determining that all errors have been checked, and clear the error counter responsive to determining that the pass counter is greater than or equal to a pass count threshold value.

摘要翻译： 一种用于处理处理器中的错误的系统，包括：错误计数器，通过计数器和可操作以确定第一错误是否有效的处理部分，响应于确定第一错误是活动的，增加错误计数器，增加通过计数器 响应于确定已经检查了所有错误，并且响应于确定通过计数器大于或等于通过计数阈值来清除错误计数器。