公开(公告)号：US20140241478A1

公开(公告)日：2014-08-28

申请号：US13776905

申请日：2013-02-26

申请人： LSI CORPORATION

发明人： Amaresh V. Malipatil ,  Viswanath Annampedu

IPC分类号： H04L7/00

CPC分类号： H04L7/0004 ,  H04L7/007

摘要： In order to initialize the phase of the recovered clock signal used in clock-and-data recovery (CDR) circuitry, the normal, on-line CDR processing is disabled. The sum of the absolute values of analog-to-digital converter (ADC) samples are generated for different clock phases over each unit interval (UI) of the analog signal sampled by the ADC for a specified period of time. The phase corresponding to the maximum sum is selected as the initial phase for the recovered clock signal for enabled, on-line CDR processing, which among other things, automatically updates the clock phase to ensure that the ADC samples the analog signal near the center of each UI.

摘要翻译： 为了初始化在时钟和数据恢复（CDR）电路中使用的恢复时钟信号的相位，禁用正常的在线CDR处理。 模数转换器（ADC）采样的绝对值的总和是在ADC的模拟信号的每个单位间隔（UI）上为不同的时钟相位产生的，该模拟信号在指定的时间段内被采样。 选择对应于最大和的相位作为恢复的时钟信号的初始相位，用于启用的在线CDR处理，其中除了别的以外，还自动更新时钟相位，以确保ADC对模拟信号在中心附近进行采样 每个UI。

公开(公告)号：US08819531B2

公开(公告)日：2014-08-26

申请号：US13558245

申请日：2012-07-25

申请人： Fan Zhang ,  Shaohua Yang

发明人： Fan Zhang ,  Shaohua Yang

IPC分类号： G06F11/00

CPC分类号： G11B20/10268

摘要： The present inventions are related to systems and methods for information divergence based data processing. As an example, a system is disclosed that includes a scheduling circuit operable to calculate a first quality metric using a first information divergence value calculated based at least in part on the first detected output, and to calculate a second quality metric using a second information divergence value calculated based at least in part on the second detected output. A decoder input is selected based at least in part on the first quality metric and the second quality metric.

摘要翻译： 本发明涉及基于信息散度的数据处理的系统和方法。 作为示例，公开了一种系统，其包括调度电路，其可操作以使用至少部分地基于第一检测到的输出计算的第一信息发散值来计算第一质量度量，并且使用第二信息发散来计算第二质量度量 至少部分地基于第二检测到的输出计算出的值。 至少部分地基于第一质量度量和第二质量度量来选择解码器输入。

公开(公告)号：US08819515B2

公开(公告)日：2014-08-26

申请号：US13340951

申请日：2011-12-30

申请人： Lei Chen ,  Zongwang Li ,  Johnson Yen ,  Shaohua Yang

发明人： Lei Chen ,  Zongwang Li ,  Johnson Yen ,  Shaohua Yang

IPC分类号： H03M13/00

CPC分类号： H03M13/114 ,  H03M13/1125 ,  H03M13/116 ,  H03M13/1171 ,  H03M13/27 ,  H03M13/2957 ,  H03M13/41 ,  H03M13/6331 ,  H03M13/6583

摘要： Various embodiments of the present invention are related to methods and apparatuses for decoding data, and more particularly to methods and apparatuses for decoding data in a mixed domain FFT-based non-binary LDPC decoder. For example, in one embodiment an apparatus includes a message processing circuit operable to process variable node messages and check node messages in a log domain, and a check node calculation circuit in the low density parity check decoder operable to perform a Fast Fourier Transform-based check node calculation in a real domain. The message processing circuit and the check node calculation circuit perform iterative layer decoding.

摘要翻译： 本发明的各种实施例涉及用于解码数据的方法和装置，更具体地涉及用于在混合域FFT的非二进制LDPC解码器中解码数据的方法和装置。 例如，在一个实施例中，一种装置包括消息处理电路，其可操作以处理可变节点消息并检查对数域中的节点消息，以及可操作以执行基于快速傅里叶变换的低密度奇偶校验解码器中的校验节点计算电路 在真实域中检查节点计算。 消息处理电路和校验节点计算电路进行迭代层解码。

公开(公告)号：US08817970B2

公开(公告)日：2014-08-26

申请号：US13295385

申请日：2011-11-14

申请人： Alexander A. Petyushko ,  Dmitry N. Babin ,  David G. Shaw ,  Ivan L. Mazurenko ,  Pavel A. Aliseychik

发明人： Alexander A. Petyushko ,  Dmitry N. Babin ,  David G. Shaw ,  Ivan L. Mazurenko ,  Pavel A. Aliseychik

IPC分类号： H04M1/00

CPC分类号： H04B3/23

摘要： An apparatus generally having a first circuit and a second circuit is disclosed. The first circuit may be configured to synthesize a first vector by filtering a second vector based on a third vector. The second circuit may be configured to (i) generate a gain corresponding to a fourth vector, (ii) compare the gain to a plurality of thresholds and (iii) update the third vector as a function of the gain where the compare determines that the gain is not between the thresholds. The fourth vector may be received from a network as an echo of the second vector.

摘要翻译： 公开了一种通常具有第一电路和第二电路的装置。 第一电路可以被配置为通过基于第三矢量对第二矢量进行滤波来合成第一矢量。 第二电路可以被配置为（i）生成与第四矢量相对应的增益，（ii）将增益与多个阈值进行比较，以及（iii）根据增益的函数更新第三矢量，其中比较确定 增益不在阈值之间。 第四矢量可以作为第二矢量的回波从网络接收。

公开(公告)号：US08817867B1

公开(公告)日：2014-08-26

申请号：US13803435

申请日：2013-03-14

申请人： LSI Corporation

发明人： Viswanath Annampedu ,  Amaresh V. Malipatil

IPC分类号： H03H7/30

CPC分类号： H04L27/01 ,  H04L25/03057 ,  H04L25/03885

摘要： An apparatus comprising an equalizer circuit, a converter circuit and an adaptation circuit. The equalizer circuit may be configured to generate an intermediate signal in response to an input signal and a gradient value. The converter circuit may be configured to generate a digital signal comprising a plurality of symbol values, including a main cursor symbol value, in response to the intermediate signal. The adaptation circuit may be configured to generate the gradient value in response to a plurality of the symbol values before the main cursor symbol value, a plurality of symbol values after the main cursor symbol value, and an error value.

摘要翻译： 一种包括均衡器电路，转换器电路和适配电路的装置。 均衡器电路可以被配置为响应于输入信号和梯度值而产生中间信号。 转换器电路可以被配置为响应于中间信号产生包括多个符号值的数字信号，包括主光标符号值。 适配电路可以被配置为响应于主光标符号值之前的多个符号值，主光标符号值之后的多个符号值和误差值来生成梯度值。

公开(公告)号：US08817189B2

公开(公告)日：2014-08-26

申请号：US13248297

申请日：2011-09-29

申请人： Joseph M. Freund ,  Roger A. Fratti

发明人： Joseph M. Freund ,  Roger A. Fratti

IPC分类号： H04N5/445 ,  H04N5/50 ,  H04N5/268 ,  H04N5/44

CPC分类号： H04N5/45 ,  H04N5/44591 ,  H04N21/4316 ,  H04N21/43615 ,  H04N21/44227 ,  H04N21/482 ,  H04N21/4882 ,  H04N2005/44595

摘要： An apparatus comprising a switching circuit and a display. The switching circuit may be configured to present an output signal in response to a plurality of input signals. The output signal may be generated in response to an active one of the input signals. A user prompt may appear prior to switching to the active one of the input signals. The user prompt may allow a user to confirm or reject switching to the active input. The display circuit may be configured to display information from the output signal.

摘要翻译： 一种包括开关电路和显示器的装置。 开关电路可以被配置为响应于多个输入信号呈现输出信号。 可以响应于输入信号中的有效一个而产生输出信号。 在切换到有效的输入信号之前可能出现用户提示。 用户提示可以允许用户确认或拒绝切换到活动输入。 显示电路可以被配置为显示来自输出信号的信息。

公开(公告)号：US20140237193A1

公开(公告)日：2014-08-21

申请号：US13770203

申请日：2013-02-19

申请人： LSI CORPORATION

发明人： Vinay Bangalore Shivashankaraiah

IPC分类号： G06F12/12

CPC分类号： G06F12/123 ,  G06F12/0866

摘要： A method of managing a plurality of least recently used (LRU) queues having entries that correspond to cached data includes ordering a first plurality of entries in a first queue according to a first recency of use of cached data. The first queue corresponds to a first priority. A second plurality of entries in a second queue are ordered according to a second recency of use of cached data. The second queue corresponds to a second priority. A first entry is selected in the first queue based on the order of the first plurality of entries in the first queue. A recency property associated with the first entry is compared with a recency property associated with a second entry in the second queue. Based on a result of this comparison, the first entry and the second entry may be swapped.

摘要翻译： 管理具有与缓存数据相对应的条目的多个最近最少使用（LRU）队列的方法包括根据缓存数据的使用的第一次重新排序第一队列中的第一多个条目。 第一个队列对应于第一个优先级。 根据缓存数据的使用的第二次重新排列第二队列中的第二个多个条目。 第二个队列对应于第二个优先级。 基于第一队列中的第一多个条目的顺序，在第一队列中选择第一条目。 将与第一条目相关联的新近度属性与与第二队列中的第二条目相关联的新近性属性进行比较。 基于该比较的结果，可以交换第一条目和第二条目。

公开(公告)号：US20140233668A1

公开(公告)日：2014-08-21

申请号：US13873003

申请日：2013-04-29

申请人： LSI CORPORATION

发明人： Hiep Pham ,  Chaitanya Palusa ,  Tomasz Prokop ,  Adam Healey

IPC分类号： H04L27/12

CPC分类号： H04L27/122 ,  H03L7/06 ,  H03L7/0807 ,  H03L7/0998 ,  H04L7/0012 ,  H04L7/0016 ,  H04L7/0025 ,  H04L7/0029 ,  H04L7/027

摘要： A repeater includes a clock-and-data recovery element and a phase interpolator to extract an embedded clock frequency from a data stream. The phase interpolator determine a frequency offset and sends such offset as phase interpolator codes to a filter and scaler. The filtered, scaled phase interpolator codes are used to produce a reference clock frequency for retransmission.

摘要翻译： 中继器包括时钟和数据恢复元件以及从数据流提取嵌入式时钟频率的相位内插器。 相位插值器确定频率偏移，并将相位内插器码的偏移发送到滤波器和缩放器。 滤波的，缩放的相位内插器码用于产生用于重传的参考时钟频率。

公开(公告)号：US20140233567A1

公开(公告)日：2014-08-21

申请号：US13775675

申请日：2013-02-25

申请人： LSI CORPORATION

发明人： Zhong Guo ,  Joseph A. Manzella

IPC分类号： H04L12/56

CPC分类号： H04L45/745 ,  H04L45/60 ,  H04L45/7453

摘要： An apparatus having a parser and a circuit is disclosed. The parser is configured to generate a source address, a destination address and information by parsing a packet received via one of a plurality of networks. The circuit is configured to search a plurality of memories in parallel during a single cycle of operation in the apparatus. The searching includes a plurality of lookups in the memories of a plurality of data sets associated with the source address, the destination address and the information, respectively. The circuit is also configured to bridge the packet between the networks in response to the data sets.

摘要翻译： 公开了一种具有解析器和电路的装置。 解析器被配置为通过解析经由多个网络之一接收的分组来生成源地址，目的地地址和信息。 电路被配置为在装置中的单个操作周期期间并行地搜索多个存储器。 搜索包括分别与源地址，目的地地址和信息相关联的多个数据集的存储器中的多个查找。 电路还被配置为响应于数据集在网络之间桥接数据包。

公开(公告)号：US08810975B2

公开(公告)日：2014-08-19

申请号：US12838438

申请日：2010-07-17

申请人： Jonathan H. Fischer

发明人： Jonathan H. Fischer

IPC分类号： H02H7/16 ,  H02H9/04

CPC分类号： H02H9/04

摘要： A MOS-type semiconductor input capacitor protection circuit and system is described. In one embodiment, the system includes a MOS device configured as an input capacitor and configured to receive an input bias voltage. A bias monitor circuit is configured to monitor the input bias voltage and apply a selective capacitor bias voltage to the input capacitor so as to limit the voltage across the input capacitor to a level below a threshold voltage.

摘要翻译： 描述了MOS型半导体输入电容器保护电路和系统。 在一个实施例中，系统包括被配置为输入电容器并被配置为接收输入偏置电压的MOS器件。 偏置监视器电路被配置为监视输入偏置电压并向输入电容器施加选择性电容器偏置电压，以将输入电容器两端的电压限制在低于阈值电压的电平。