公开(公告)号：US20130019219A1

公开(公告)日：2013-01-17

申请号：US13182338

申请日：2011-07-13

申请人： Shu-Yu Chen ,  Yi-Tang Lin ,  Cheok-Kei Lei ,  Hsiao-Hui Chen ,  Yu-Ning Chang ,  Hsingjen Wann ,  Chih-Sheng Chang ,  Chien-Wen Chen

发明人： Shu-Yu Chen ,  Yi-Tang Lin ,  Cheok-Kei Lei ,  Hsiao-Hui Chen ,  Yu-Ning Chang ,  Hsingjen Wann ,  Chih-Sheng Chang ,  Chien-Wen Chen

IPC分类号： G06F17/50

CPC分类号： G06F17/5068

摘要： System and method for hierarchy reconstruction from a flattened layout are described. In one embodiment, a method for producing a reconstructed layout for an integrated circuit design from an original layout and a revised layout includes, for each pattern of the original layout, determining a pattern of the revised layout that corresponds to the pattern of the original layout; and assigning the corresponding pattern of the revised layout to a temporary instance, the temporary instance corresponding to an instance of the pattern of the original layout and citing to a temporary cell. The method further includes creating a temporary reconstructed layout from the temporary instances; and producing the reconstructed layout from the temporary reconstructed layout, wherein a hierarchy of the reconstructed layout is similar to a hierarchy of the original layout.

摘要翻译： 描述了从扁平化布局进行层次重建的系统和方法。 在一个实施例中，从原始布局和经修改的布局生成用于集成电路设计的重建布局的方法包括：对于原始布局的每个图案，确定对应于原始布局的图案的修改布局的图案 ; 以及将修改的布局的相应模式分配给临时实例，所述临时实例对应于原始布局的模式的实例并引用临时小区。 该方法还包括从临时实例创建临时重建的布局; 以及从所述临时重建布局生成重建的布局，其中所述重构布局的层级类似于所述原始布局的层级。

公开(公告)号：US20120278776A1

公开(公告)日：2012-11-01

申请号：US13416642

申请日：2012-03-09

申请人： Cheok-Kei LEI ,  Yi-Tang LIN ,  Hsiao-Hui CHEN ,  Yu-Ning CHANG ,  Shu-Yu CHEN ,  Chien-Wen CHEN ,  Chih-Sheng CHANG ,  Clement Hsingjen WANN

发明人： Cheok-Kei LEI ,  Yi-Tang LIN ,  Hsiao-Hui CHEN ,  Yu-Ning CHANG ,  Shu-Yu CHEN ,  Chien-Wen CHEN ,  Chih-Sheng CHANG ,  Clement Hsingjen WANN

IPC分类号： G06F17/50

CPC分类号： H01L27/0207 ,  G06F17/5068 ,  H01L21/823821

摘要： A method for generating a layout for a device having FinFETs from a first layout for a device having planar transistors is disclosed. The planar layout is analyzed and corresponding FinFET structures are generated.

摘要翻译： 公开了一种用于从具有平面晶体管的器件的第一布局生成具有FinFET的器件的布局的方法。 分析平面布局并生成相应的FinFET结构。

公开(公告)号：US06256232B1

公开(公告)日：2001-07-03

申请号：US09612631

申请日：2000-07-07

申请人： Li-Pin Chang ,  Tzao-Lin Lee ,  Hsiao-Hui Chen ,  Huey Cheng

发明人： Li-Pin Chang ,  Tzao-Lin Lee ,  Hsiao-Hui Chen ,  Huey Cheng

IPC分类号： G11C700

CPC分类号： G06F3/0616 ,  G06F3/064 ,  G06F3/0679 ,  G06F12/0246 ,  G11C16/102

摘要： A data access method capable of reducing the number of erasing to flash memory and a data patch and access device that utilizes the method are disclosed. A data write procedure is provided for determining a difference between data to be written and existed data in the data block when writing data to a data block of the flash memory, and if the difference is less than a pre-determined value, writing the difference to a patch area instead of writing the data to the data block. A data read procedure is provided for searching the difference recorded in the patch area when reading data from a data block of the flash memory, so as to patch the data.

摘要翻译： 公开了一种能够减少擦除闪速存储器的数量的数据存取方法以及利用该方法的数据补丁和存取装置。 提供数据写入程序，用于当向闪速存储器的数据块写入数据时，确定要写入的数据与数据块中存在的数据之间的差异，并且如果差值小于预定值，写入差值 而不是将数据写入数据块。 提供了一种数据读取程序，用于当从闪速存储器的数据块读取数据时，用于搜索记录在补丁区域中的差异，以便修补数据。

公开(公告)号：US20130091483A1

公开(公告)日：2013-04-11

申请号：US13326670

申请日：2011-12-15

申请人： Hsiao-Hui CHEN ,  Shiue Tsong SHEN ,  Cheok-Kei LEI

发明人： Hsiao-Hui CHEN ,  Shiue Tsong SHEN ,  Cheok-Kei LEI

IPC分类号： G06F17/50

CPC分类号： G06F17/5045 ,  G06F17/505 ,  G06F2217/84

摘要： A method and system optimizes or improves an electronic design by analyzing various signal paths in the electronic design and selecting certain critical paths, for example, failed-timing paths, to optimize. The optimizing method extracts the cascaded logic gates to create a megacell representing the function of the critical path, compare test parameters of the megacell with the critical path, and incorporate the megacell into the electronic design if the test parameters improve by an optimizing constraint.

摘要翻译： 一种方法和系统通过分析电子设计中的各种信号路径并选择某些关键路径（例如，故障定时路径）进行优化来优化或改进电子设计。 优化方法提取级联逻辑门，以创建代表关键路径功能的巨型电位器，将大型电池的测试参数与关键路径进行比较，并且如果测试参数通过优化约束改进，则将大电流器并入电子设计。

公开(公告)号：US07746717B1

公开(公告)日：2010-06-29

申请号：US11899825

申请日：2007-09-07

申请人： Tao Peng ,  Hsiao Hui Chen

发明人： Tao Peng ,  Hsiao Hui Chen

IPC分类号： G11C7/02

CPC分类号： G11C7/08 ,  G11C7/14 ,  G11C8/16 ,  G11C11/413 ,  Y10S257/903

摘要： A static random access memory (SRAM) can include an array of memory cells, wherein each memory cell is coupled to one of a plurality of sense amplifiers through a bitline. The SRAM also can include replica bitline circuitry including a replica bitline coupled to a replica bitline amplifier. The replica bitline amplifier can provide a strobe signal to the plurality of sense amplifiers, wherein the replica bitline amplifier includes a feedback path. An SRAM also may include a write replica circuit generating a signal when data has been written to the write replica circuit. A wordline of the memory array can be turned off responsive to the signal.

摘要翻译： 静态随机存取存储器（SRAM）可以包括存储器单元的阵列，其中每个存储器单元通过位线耦合到多个读出放大器之一。 SRAM还可以包括复制位线电路，包括耦合到复制位线放大器的复制位线。 复制位线放大器可以向多个读出放大器提供选通信号，其中复制位线放大器包括反馈路径。 当数据已被写入到写入复制电路时，SRAM还可以包括写复制电路，产生信号。 存储器阵列的字线可以响应于该信号而被关闭。

公开(公告)号：US20050138140A1

公开(公告)日：2005-06-23

申请号：US10841629

申请日：2004-05-10

申请人： Nian Wen ,  Hsiao-Hui Chen

发明人： Nian Wen ,  Hsiao-Hui Chen

IPC分类号： G06F15/16 ,  G06F17/00 ,  G06F17/30

CPC分类号： G06F17/30902

摘要： A method for dynamically determining web resource to be loaded and saving space is provided which determines whether to download a network resource according to a current network bandwidth and available memory space. When a user uses an embedded device in a wireless network environment to download a web-page, the browser only downloads a small part of the network resource to present, and if the user desires to download all network resources, he or she can select to download all network resources, so as to save the download time.

摘要翻译： 提供一种用于动态地确定要加载的网络资源并节省空间的方法，其确定是否根据当前网络带宽和可用存储器空间来下载网络资源。 当用户使用无线网络环境中的嵌入式设备下载网页时，浏览器只下载网络资源的一小部分来呈现，如果用户希望下载所有网络资源，他或她可以选择 下载所有网络资源，以节省下载时间。

公开(公告)号：US08789004B2

公开(公告)日：2014-07-22

申请号：US13326670

申请日：2011-12-15

申请人： Hsiao-Hui Chen ,  Shiue Tsong Shen ,  Cheok-Kei Lei

发明人： Hsiao-Hui Chen ,  Shiue Tsong Shen ,  Cheok-Kei Lei

IPC分类号： G06F9/455 ,  G06F17/50

CPC分类号： G06F17/5045 ,  G06F17/505 ,  G06F2217/84

摘要： A method and system optimizes or improves an electronic design by analyzing various signal paths in the electronic design and selecting certain critical paths, for example, failed-timing paths, to optimize. The optimizing method extracts the cascaded logic gates to create a megacell representing the function of the critical path, compare test parameters of the megacell with the critical path, and incorporate the megacell into the electronic design if the test parameters improve by an optimizing constraint.

摘要翻译： 一种方法和系统通过分析电子设计中的各种信号路径并选择某些关键路径（例如，故障定时路径）进行优化来优化或改进电子设计。 优化方法提取级联逻辑门，以创建代表关键路径功能的巨型电位器，将大型电池的测试参数与关键路径进行比较，并且如果测试参数通过优化约束改进，则将大电流器并入电子设计。

公开(公告)号：US07464140B2

公开(公告)日：2008-12-09

申请号：US10841629

申请日：2004-05-10

申请人： Yau-Wen Nian ,  Hsiao-Hui Chen

发明人： Yau-Wen Nian ,  Hsiao-Hui Chen

IPC分类号： H06F15/16

CPC分类号： G06F17/30902

摘要： A method for dynamically determining web resource to be loaded and saving space is provided which determines whether to download a network resource according to a current network bandwidth and available memory space. When a user uses an embedded device in a wireless network environment to download a web-page, the browser only downloads a small part of the network resource to present, and if the user desires to download all network resources, he or she can select to download all network resources, so as to save the download time.

摘要翻译： 提供一种用于动态地确定要加载的网络资源并节省空间的方法，其确定是否根据当前网络带宽和可用存储空间来下载网络资源。 当用户使用无线网络环境中的嵌入式设备下载网页时，浏览器只下载网络资源的一小部分来呈现，如果用户希望下载所有网络资源，他或她可以选择 下载所有网络资源，以节省下载时间。

公开(公告)号：US06146970A

公开(公告)日：2000-11-14

申请号：US084280

申请日：1998-05-26

申请人： Keith E. Witek ,  Mike Hsiao-Hui Chen ,  Stephen Shiu-Kong Poon

发明人： Keith E. Witek ,  Mike Hsiao-Hui Chen ,  Stephen Shiu-Kong Poon

IPC分类号： H01L21/762 ,  H01L21/8247 ,  H01L27/115 ,  H01L21/76 ,  H01L21/331 ,  H01L21/336

CPC分类号： H01L27/11526 ,  H01L21/76224 ,  H01L21/76232 ,  H01L27/115 ,  H01L27/11531

摘要： A method for forming a capped shallow trench isolation (CaSTI) structure begin by etching a trench opening (210). The opening (210) is filled with an oxide or like trench fill material (216b) via a deposition and chemical mechanical polish (CMP) step. The plug (216b) is reactive ion etched (RIE) to recess a top of the plug (216b) into the trench opening (210) to form a recessed plug region (216c). A silicon nitride or oxynitride capping layer (218b) is then formed over the recessed plug region (216c) via another deposition and polishing step. The nitride cap layer (218b) protects the underlying region (216c) from erosion due to active area preparation, cleaning, and processing.

摘要翻译： 用于形成加盖浅沟槽隔离（CaSTI）结构的方法开始于蚀刻沟槽开口（210）。 通过沉积和化学机械抛光（CMP）步骤，用氧化物或类似的沟槽填充材料（216b）填充开口（210）。 插塞（216b）是反应离子蚀刻（RIE），以将插头（216b）的顶部凹入沟槽开口（210）以形成凹陷插塞区域（216c）。 然后通过另一沉积和抛光步骤在凹形插塞区域（216c）上形成氮化硅或氧氮化物覆盖层（218b）。 氮化物盖层（218b）由于活性区域的制备，清洁和处理而保护下面的区域（216c）免受侵蚀。