公开(公告)号：US20050138140A1

公开(公告)日：2005-06-23

申请号：US10841629

申请日：2004-05-10

申请人： Nian Wen ,  Hsiao-Hui Chen

发明人： Nian Wen ,  Hsiao-Hui Chen

IPC分类号： G06F15/16 ,  G06F17/00 ,  G06F17/30

CPC分类号： G06F17/30902

摘要： A method for dynamically determining web resource to be loaded and saving space is provided which determines whether to download a network resource according to a current network bandwidth and available memory space. When a user uses an embedded device in a wireless network environment to download a web-page, the browser only downloads a small part of the network resource to present, and if the user desires to download all network resources, he or she can select to download all network resources, so as to save the download time.

摘要翻译： 提供一种用于动态地确定要加载的网络资源并节省空间的方法，其确定是否根据当前网络带宽和可用存储器空间来下载网络资源。 当用户使用无线网络环境中的嵌入式设备下载网页时，浏览器只下载网络资源的一小部分来呈现，如果用户希望下载所有网络资源，他或她可以选择 下载所有网络资源，以节省下载时间。

公开(公告)号：US08789004B2

公开(公告)日：2014-07-22

申请号：US13326670

申请日：2011-12-15

申请人： Hsiao-Hui Chen ,  Shiue Tsong Shen ,  Cheok-Kei Lei

发明人： Hsiao-Hui Chen ,  Shiue Tsong Shen ,  Cheok-Kei Lei

IPC分类号： G06F9/455 ,  G06F17/50

CPC分类号： G06F17/5045 ,  G06F17/505 ,  G06F2217/84

摘要： A method and system optimizes or improves an electronic design by analyzing various signal paths in the electronic design and selecting certain critical paths, for example, failed-timing paths, to optimize. The optimizing method extracts the cascaded logic gates to create a megacell representing the function of the critical path, compare test parameters of the megacell with the critical path, and incorporate the megacell into the electronic design if the test parameters improve by an optimizing constraint.

摘要翻译： 一种方法和系统通过分析电子设计中的各种信号路径并选择某些关键路径（例如，故障定时路径）进行优化来优化或改进电子设计。 优化方法提取级联逻辑门，以创建代表关键路径功能的巨型电位器，将大型电池的测试参数与关键路径进行比较，并且如果测试参数通过优化约束改进，则将大电流器并入电子设计。

公开(公告)号：US07464140B2

公开(公告)日：2008-12-09

申请号：US10841629

申请日：2004-05-10

申请人： Yau-Wen Nian ,  Hsiao-Hui Chen

发明人： Yau-Wen Nian ,  Hsiao-Hui Chen

IPC分类号： H06F15/16

CPC分类号： G06F17/30902

摘要： A method for dynamically determining web resource to be loaded and saving space is provided which determines whether to download a network resource according to a current network bandwidth and available memory space. When a user uses an embedded device in a wireless network environment to download a web-page, the browser only downloads a small part of the network resource to present, and if the user desires to download all network resources, he or she can select to download all network resources, so as to save the download time.

摘要翻译： 提供一种用于动态地确定要加载的网络资源并节省空间的方法，其确定是否根据当前网络带宽和可用存储空间来下载网络资源。 当用户使用无线网络环境中的嵌入式设备下载网页时，浏览器只下载网络资源的一小部分来呈现，如果用户希望下载所有网络资源，他或她可以选择 下载所有网络资源，以节省下载时间。

公开(公告)号：US08621406B2

公开(公告)日：2013-12-31

申请号：US13416642

申请日：2012-03-09

申请人： Cheok-Kei Lei ,  Yi-Tang Lin ,  Hsiao-Hui Chen ,  Yu-Ning Chang ,  Shu-Yu Chen ,  Chien-Wen Chen ,  Chih-Sheng Chang ,  Clement Hsingjen Wann

发明人： Cheok-Kei Lei ,  Yi-Tang Lin ,  Hsiao-Hui Chen ,  Yu-Ning Chang ,  Shu-Yu Chen ,  Chien-Wen Chen ,  Chih-Sheng Chang ,  Clement Hsingjen Wann

IPC分类号： G06F17/50

CPC分类号： H01L27/0207 ,  G06F17/5068 ,  H01L21/823821

摘要： A method for generating a layout for a device having FinFETs from a first layout for a device having planar transistors is disclosed. The planar layout is analyzed and corresponding FinFET structures are generated.

摘要翻译： 公开了一种用于从具有平面晶体管的器件的第一布局生成具有FinFET的器件的布局的方法。 分析平面布局并生成相应的FinFET结构。

公开(公告)号：US07309628B2

公开(公告)日：2007-12-18

申请号：US10989937

申请日：2004-11-15

申请人： Omar Zia ,  Hsiao-Hui Chen ,  Lawrence Cary Gunn, III

发明人： Omar Zia ,  Hsiao-Hui Chen ,  Lawrence Cary Gunn, III

IPC分类号： H01L21/8238

CPC分类号： H01L23/48 ,  G02B6/132 ,  H01L21/84 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device is formed as part of an integrated circuit. The semiconductor device, which is formed in an active semiconductor layer, is surrounded by a guardian that provides a diffusion barrier against contaminants and also provides assistance in avoiding dishing above the semiconductor device during chemical mechanical polishing. The dielectric that is above the semiconductor device and inside the guardian is etched to form an opening that receives one of an optical fiber, an electromagnetic signal source, or an electromagnetic signal load. The remaining dielectric is in layers that are of substantially uniform thickness. The guardian is built up in layers that are part of a normal integrated circuit process. These include contact layers, via layers, and interconnect layers.

摘要翻译： 半导体器件形成为集成电路的一部分。 形成在有源半导体层中的半导体器件被保护器包围，该保护器提供抵抗污染物的扩散阻挡层，并且还提供辅助以避免在化学机械抛光期间半导体器件上方的凹陷。 蚀刻在半导体器件上方和保护器内部的电介质，以形成接收光纤，电磁信号源或电磁信号负载之一的开口。 剩余的电介质是厚度基本均匀的层。 监护人建立在正常集成电路过程的一部分。 这些包括接触层，通孔层和互连层。

公开(公告)号：US20060105563A1

公开(公告)日：2006-05-18

申请号：US10989937

申请日：2004-11-15

申请人： Omar Zia ,  Hsiao-Hui Chen ,  Lawrence Gunn

发明人： Omar Zia ,  Hsiao-Hui Chen ,  Lawrence Gunn

IPC分类号： H01L21/4763 ,  H01L21/76 ,  H01L21/00

CPC分类号： H01L23/48 ,  G02B6/132 ,  H01L21/84 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device is formed as part of an integrated circuit. The semiconductor device, which is formed in an active semiconductor layer, is surrounded by a guardian that provides a diffusion barrier against contaminants and also provides assistance in avoiding dishing above the semiconductor device during chemical mechanical polishing. The dielectric that is above the semiconductor device and inside the guardian is etched to form an opening that receives one of an optical fiber, an electromagnetic signal source, or an electromagnetic signal load. The remaining dielectric is in layers that are of substantially uniform thickness. The guardian is built up in layers that are part of a normal integrated circuit process. These include contact layers, via layers, and interconnect layers.

摘要翻译： 半导体器件形成为集成电路的一部分。 形成在有源半导体层中的半导体器件被保护器包围，该保护器提供抵抗污染物的扩散阻挡层，并且还提供辅助以避免在化学机械抛光期间半导体器件上方的凹陷。 蚀刻在半导体器件上方和保护器内部的电介质，以形成接收光纤，电磁信号源或电磁信号负载之一的开口。 剩余的电介质是厚度基本均匀的层。 监护人建立在正常集成电路过程的一部分。 这些包括接触层，通孔层和互连层。

公开(公告)号：US06862722B2

公开(公告)日：2005-03-01

申请号：US10325387

申请日：2002-12-20

申请人： Hsiao-Hui Chen ,  Cheng-Hsiung Kuo

发明人： Hsiao-Hui Chen ,  Cheng-Hsiung Kuo

IPC分类号： G06F9/45 ,  G06F17/50

CPC分类号： G06F17/5077

摘要： A method for revising a patterned conductor layer and a system for revising the patterned conductor layer employ an unoccupied equivalent wiring location. The unoccupied equivalent wiring location is provided in each of a series of wiring layout records. At least one optional wiring pattern may be formed in the unoccupied equivalent wiring location. The method and system provide for extending to all of the series of wiring layout records an optional wiring pattern and an interconnect option formed within a single one of the series of wiring layout records.

摘要翻译： 修改图案化导体层的方法和用于修改图案化导体层的系统采用空闲的等效布线位置。 在一系列接线布局记录中提供空闲的等效接线位置。 至少一个可选的布线图案可以形成在空闲的等效布线位置。 该方法和系统提供延伸到所有一系列布线布局记录中的可选布线图案和互连选项，其形成在一系列布线布局记录中。

公开(公告)号：US20130313668A1

公开(公告)日：2013-11-28

申请号：US13479668

申请日：2012-05-24

申请人： Gregory S. Spencer ,  John R. Alvis ,  Hsiao-Hui Chen ,  Joseph F. Orcutt ,  Srivatsa G. Kundalgurki

发明人： Gregory S. Spencer ,  John R. Alvis ,  Hsiao-Hui Chen ,  Joseph F. Orcutt ,  Srivatsa G. Kundalgurki

IPC分类号： H01L27/144 ,  H01L31/18

CPC分类号： G02B6/43 ,  H01L31/02325

摘要： A photronic device includes a substrate having an opening through the substrate. The photronic device further includes an insulating layer over the substrate including over the opening. The photronic device further includes an active layer over the insulating layer. The photronic device further includes a photoactive device formed in the active layer, wherein the photoactive device is over the opening. The photronic device further includes active electronic circuitry formed in the active layer. The photronic device further includes a reflective layer on the insulating layer in the opening.

摘要翻译： 光电设备包括具有通过基板的开口的基板。 所述光电设备还包括在所述基板上方的包括在所述开口上方的绝缘层。 光电设备还包括绝缘层上的有源层。 光电设备还包括形成在有源层中的光活性器件，其中光活性器件在开口之上。 光电设备还包括形成在有源层中的有源电子电路。 光电设备还包括在开口中的绝缘层上的反射层。

公开(公告)号：US20050132315A1

公开(公告)日：2005-06-16

申请号：US11044750

申请日：2005-01-26

申请人： Hsiao-Hui Chen ,  Cheng-Hsiung Kuo

发明人： Hsiao-Hui Chen ,  Cheng-Hsiung Kuo

IPC分类号： G06F9/45 ,  G06F17/50

CPC分类号： G06F17/5077

摘要： Within both a method for revising a patterned conductor layer and a system for revising the patterned conductor layer there is provided within each wiring layout record within a series of wiring layout records within a wiring layout database directed towards a series of microelectronic fabrications an unoccupied equivalent wiring location within which may be formed at least one optional wiring pattern. When there is designed within an unoccupied equivalent wiring location for a single wiring layout record within the series of wiring layout records at least one optional wiring pattern and an interconnect option to the at least one optional wiring pattern.

摘要翻译： 在修改图案化导体层的方法和用于修改图案化导体层的系统中，在针对一系列微电子制造的布线布局数据库内的一系列布线布局记录内的每个布线布局记录内提供未占用的等效布线 其中的位置可以形成至少一个可选的布线图案。 当在一系列布线布局内的单个布线布局记录的未占用的等效布线位置内设计有至少一个可选布线图案和至少一个可选布线图案的互连选项时。

公开(公告)号：US06888754B2

公开(公告)日：2005-05-03

申请号：US10355997

申请日：2003-01-31

申请人： Yue-Der Chih ,  Shu-Chen Chang ,  Hsiao-Hui Chen

发明人： Yue-Der Chih ,  Shu-Chen Chang ,  Hsiao-Hui Chen

IPC分类号： G11C8/00 ,  G11C16/06 ,  G11C16/16

CPC分类号： G11C16/16 ,  G11C16/0425

摘要： This invention provides a memory array and its peripheral circuit with byte-erase capability. The advantage of this invention is the ability to access bytes for program, erase, and read operations. This invention allows this access with the addition of one word line switch and one source line switch for each byte to be accessed for program, erase, and read operations. Also, this invention utilizes a new bias condition to lessen the voltage stress on the high voltage device. In addition, this invention utilizes separate and dedicated power supplies for the local word line driver circuits and for the local source line driver circuits. This is coupled with the partitioning of the main memory array into sub-arrays of 8 columns. This allows the placing of high voltage only on the selected 8 column (byte) subarray. This also substantially lessens the voltage stress on the memory cells and enhances long-term reliability.

摘要翻译： 本发明提供一种具有字节擦除能力的存储器阵列及其外围电路。 本发明的优点是能够访问用于程序，擦除和读取操作的字节。 本发明允许通过添加一个字线开关和一个源线开关来访问用于编程，擦除和读取操作的每个字节的访问。 此外，本发明利用新的偏压条件来减小高压装置上的电压应力。 此外，本发明使用用于本地字线驱动器电路和本地源极线驱动器电路的单独的专用电源。 这与主存储器阵列分割成8列的子阵列相结合。 这允许将高电压放置在所选的8列（字节）子阵列上。 这也大大降低了存储器单元的电压应力并提高了长期的可靠性。