公开(公告)号：US09324866B2

公开(公告)日：2016-04-26

申请号：US13356235

申请日：2012-01-23

申请人： Shao-Ming Yu ,  Chang-Yun Chang ,  Chih-Hao Chang ,  Hsin-Chih Chen ,  Kai-Tai Chang ,  Ming-Feng Shieh ,  Kuei-Liang Lu ,  Yi-Tang Lin

发明人： Shao-Ming Yu ,  Chang-Yun Chang ,  Chih-Hao Chang ,  Hsin-Chih Chen ,  Kai-Tai Chang ,  Ming-Feng Shieh ,  Kuei-Liang Lu ,  Yi-Tang Lin

IPC分类号： H01L21/8238 ,  H01L27/092 ,  H01L29/78 ,  H01L29/417 ,  H01L29/66

CPC分类号： H01L29/7848 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823878 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/41783 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/785

摘要： The present disclosure provides a semiconductor structure. The semiconductor structure includes a semiconductor substrate; an isolation feature formed in the semiconductor substrate; a first active region and a second active region formed in the semiconductor substrate, wherein the first and second active regions extend in a first direction and are separated from each other by the isolation feature; and a dummy gate disposed on the isolation feature, wherein the dummy gate extends in the first direction to the first active region from one side and to the second active region from another side.

摘要翻译： 本公开提供了一种半导体结构。 半导体结构包括半导体衬底; 形成在半导体衬底中的隔离特征; 形成在所述半导体衬底中的第一有源区和第二有源区，其中所述第一和第二有源区在第一方向上延伸并且通过隔离特征彼此分离; 以及设置在所述隔离特征上的伪栅极，其中所述伪栅极在第一方向上从另一侧的一侧延伸到所述第一有源区域并且从另一侧向所述第二有源区域延伸。

公开(公告)号：US20130187237A1

公开(公告)日：2013-07-25

申请号：US13356235

申请日：2012-01-23

申请人： Shao-Ming Yu ,  Chang-Yun Chang ,  Chih-Hao Chang ,  Hsin-Chih Chen ,  Kai-Tai Chang ,  Ming-Feng Shieh ,  Kuei-Liang Lu ,  Yi-Tang Lin

发明人： Shao-Ming Yu ,  Chang-Yun Chang ,  Chih-Hao Chang ,  Hsin-Chih Chen ,  Kai-Tai Chang ,  Ming-Feng Shieh ,  Kuei-Liang Lu ,  Yi-Tang Lin

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L29/7848 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823878 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/41783 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/785

摘要： The present disclosure provides a semiconductor structure. The semiconductor structure includes a semiconductor substrate; an isolation feature formed in the semiconductor substrate; a first active region and a second active region formed in the semiconductor substrate, wherein the first and second active regions extend in a first direction and are separated from each other by the isolation feature; and a dummy gate disposed on the isolation feature, wherein the dummy gate extends in the first direction to the first active region from one side and to the second active region from another side.

摘要翻译： 本公开提供了一种半导体结构。 半导体结构包括半导体衬底; 形成在半导体衬底中的隔离特征; 形成在所述半导体衬底中的第一有源区和第二有源区，其中所述第一和第二有源区在第一方向上延伸并且通过隔离特征彼此分离; 以及设置在所述隔离特征上的伪栅极，其中所述伪栅极在第一方向上从另一侧的一侧延伸到所述第一有源区域并且从另一侧向所述第二有源区域延伸。

公开(公告)号：US08881084B2

公开(公告)日：2014-11-04

申请号：US12780426

申请日：2010-05-14

申请人： Jeng-Jung Shen ,  Shao-Ming Yu ,  Chih-Sheng Chang

发明人： Jeng-Jung Shen ,  Shao-Ming Yu ,  Chih-Sheng Chang

IPC分类号： G06F17/50

CPC分类号： G06F17/5081

摘要： A method for generating a layout for a semiconductor device is disclosed. The method includes: receiving a first layout. A portion of the first layout is defined as a first FinFET region. The first FinFET region has first and second sides that each extend approximately in a first direction. The method includes performing a first design rule check (DRC) simulation. The method includes obtaining a first DRC simulation result. The method includes defining a second FinFET region by moving the first side in a second direction perpendicular to the first direction. The method includes performing a second DRC simulation. The method includes obtaining a second DRC simulation result. The method includes selecting one of the first and second FinFET regions based on the first and second DRC simulation results. The method includes generating a second layout using the selected FinFET region.

摘要翻译： 公开了一种用于产生半导体器件布局的方法。 该方法包括：接收第一布局。 第一布局的一部分被定义为第一FinFET区域。 第一FinFET区域具有大致在第一方向上延伸的第一和第二侧。 该方法包括执行第一设计规则检查（DRC）模拟。 该方法包括获得第一DRC模拟结果。 该方法包括通过在与第一方向垂直的第二方向上移动第一侧来限定第二FinFET区域。 该方法包括执行第二DRC模拟。 该方法包括获得第二DRC模拟结果。 该方法包括基于第一和第二DRC模拟结果选择第一和第二FinFET区域中的一个。 该方法包括使用所选择的FinFET区域产生第二布局。

公开(公告)号：US20110115024A1

公开(公告)日：2011-05-19

申请号：US12856343

申请日：2010-08-13

申请人： Tsung-Lin Lee ,  Shao-Ming Yu

发明人： Tsung-Lin Lee ,  Shao-Ming Yu

IPC分类号： H01L27/088 ,  H01L21/302 ,  H01L21/28

CPC分类号： H01L27/0207 ,  H01L21/823431 ,  H01L27/088 ,  H01L27/0886

摘要： In accordance with an embodiment, a semiconductor device comprises at least three active areas. The at least three active areas are proximate. Longitudinal axes of the at least three active areas are parallel, and each of the at least three active areas comprises an edge intersecting the longitudinal axis of the respective active area. The edges of the at least three active areas form an arc.

摘要翻译： 根据实施例，半导体器件包括至少三个有效区域。 至少三个活动区域是接近的。 所述至少三个有效区域的纵轴是平行的，并且所述至少三个有效区域中的每一个包括与相应有效区域的纵向轴线相交的边缘。 至少三个活动区域的边缘形成弧。

公开(公告)号：US08637135B2

公开(公告)日：2014-01-28

申请号：US12856343

申请日：2010-08-13

申请人： Tsung-Lin Lee ,  Shao-Ming Yu

发明人： Tsung-Lin Lee ,  Shao-Ming Yu

IPC分类号： G03B21/62

CPC分类号： H01L27/0207 ,  H01L21/823431 ,  H01L27/088 ,  H01L27/0886

摘要： In accordance with an embodiment, a semiconductor device comprises at least three active areas. The at least three active areas are proximate. Longitudinal axes of the at least three active areas are parallel, and each of the at least three active areas comprises an edge intersecting the longitudinal axis of the respective active area. The edges of the at least three active areas form an arc.

摘要翻译： 根据实施例，半导体器件包括至少三个有效区域。 至少三个活动区域是接近的。 所述至少三个有效区域的纵轴是平行的，并且所述至少三个有效区域中的每一个包括与相应有效区域的纵向轴线相交的边缘。 至少三个活动区域的边缘形成弧。

公开(公告)号：US08621398B2

公开(公告)日：2013-12-31

申请号：US12780060

申请日：2010-05-14

申请人： Jeng-Jung Shen ,  Shao-Ming Yu ,  Chih-Sheng Chang

发明人： Jeng-Jung Shen ,  Shao-Ming Yu ,  Chih-Sheng Chang

IPC分类号： G06F17/50

CPC分类号： H01L21/823431 ,  H01L27/0207

摘要： A method for generating a layout for a FinFET device is disclosed. The method includes receiving an initial layout containing an active region that has an edge extending in a first direction. The method includes designating a portion of the layout as a first region. The first region contains the active region. The method includes designating an elongate portion of the first region as a second region that extends in the first direction. The method includes designating a different elongate portion of the first region as a third region that extends in the first direction and that is adjacent to the second region in a second direction perpendicular to the first direction. The method includes enlarging the active region if the edge of the active region falls inside the third region, and shrinking the active region if the edge of the active region falls outside the third region.

摘要翻译： 公开了一种用于产生FinFET器件布局的方法。 该方法包括接收包含有沿第一方向延伸的边缘的有源区域的初始布局。 该方法包括将布局的一部分指定为第一区域。 第一个区域包含活动区域。 该方法包括将第一区域的细长部分指定为在第一方向上延伸的第二区域。 该方法包括将第一区域的不同细长部分指定为在垂直于第一方向的第二方向上在第一方向上延伸并且与第二区域相邻的第三区域。 该方法包括如果有源区域的边缘落在第三区域内，则放大有源区域，如果有源区域的边缘落在第三区域之外，则使有源区域收缩。

公开(公告)号：US20110282478A1

公开(公告)日：2011-11-17

申请号：US12780426

申请日：2010-05-14

申请人： Jeng-Jung Shen ,  Shao-Ming Yu ,  Chih-Sheng Chang

发明人： Jeng-Jung Shen ,  Shao-Ming Yu ,  Chih-Sheng Chang

IPC分类号： G06F17/50

CPC分类号： G06F17/5081

摘要： A method for generating a layout for a semiconductor device is disclosed. The method includes: receiving a first layout. A portion of the first layout is defined as a first FinFET region. The first FinFET region has first and second sides that each extend approximately in a first direction. The method includes performing a first design rule check (DRC) simulation. The method includes obtaining a first DRC simulation result. The method includes defining a second FinFET region by moving the first side in a second direction perpendicular to the first direction. The method includes performing a second DRC simulation. The method includes obtaining a second DRC simulation result. The method includes selecting one of the first and second FinFET regions based on the first and second DRC simulation results. The method includes generating a second layout using the selected FinFET region.

摘要翻译： 公开了一种用于产生半导体器件布局的方法。 该方法包括：接收第一布局。 第一布局的一部分被定义为第一FinFET区域。 第一FinFET区域具有大致在第一方向上延伸的第一和第二侧。 该方法包括执行第一设计规则检查（DRC）模拟。 该方法包括获得第一DRC模拟结果。 该方法包括通过在与第一方向垂直的第二方向上移动第一侧来限定第二FinFET区域。 该方法包括执行第二DRC模拟。 该方法包括获得第二DRC模拟结果。 该方法包括基于第一和第二DRC模拟结果选择第一和第二FinFET区域中的一个。 该方法包括使用所选择的FinFET区域产生第二布局。

公开(公告)号：US20110156148A1

公开(公告)日：2011-06-30

申请号：US12649875

申请日：2009-12-30

申请人： Shao-Ming Yu ,  Chang-Yun Chang

发明人： Shao-Ming Yu ,  Chang-Yun Chang

IPC分类号： H01L27/088 ,  G06F17/50

CPC分类号： G06F17/5072 ,  G06F17/5068 ,  G06F2217/12 ,  H01L21/823431 ,  H01L21/823821 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/10879 ,  H01L27/11 ,  H01L27/1116 ,  H01L29/785

摘要： A method for designing a semiconductor ic chip includes dividing the chip into functional blocks such as a core portion and one or more other functional cells and applying design rules concerning the spatial arrangement of semiconductor fins to the core portion but not to the other functional cells. The design guidelines include the application of design rules to some but not all functional blocks of the chip, may be stored on a computer-readable medium and the design of the semiconductor ic chip and the generation of a photomask set for manufacturing the semiconductor ic chip may be carried out using a CAD or other automated design system. The semiconductor ic chip formed in accordance with this method includes semiconductor fins that are formed in both the core portion and the other functional cells but are only required to be tightly packed in the core portion.

摘要翻译： 一种用于设计半导体芯片的方法包括将芯片划分为诸如核心部分和一个或多个其它功能单元的功能块，并将关于半导体鳍片的空间布置的设计规则应用于核心部分而不是其它功能单元。 设计指南包括将设计规则应用于芯片的一些而不是所有功能块，可以存储在计算机可读介质上，半导体芯片的设计以及用于制造半导体芯片的光掩模组的生成 可以使用CAD或其他自动化设计系统进行。 根据该方法形成的半导体IC芯片包括形成在芯部和其它功能单元两者中但仅需要紧密堆积在芯部中的半导体散热片。

公开(公告)号：US08813014B2

公开(公告)日：2014-08-19

申请号：US12649875

申请日：2009-12-30

申请人： Shao-Ming Yu ,  Chang-Yun Chang

发明人： Shao-Ming Yu ,  Chang-Yun Chang

IPC分类号： G06F17/50 ,  G06F9/455 ,  H01L29/66 ,  H01L27/12 ,  H01L21/20

CPC分类号： G06F17/5072 ,  G06F17/5068 ,  G06F2217/12 ,  H01L21/823431 ,  H01L21/823821 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/10879 ,  H01L27/11 ,  H01L27/1116 ,  H01L29/785

摘要： A method for designing a semiconductor ic chip includes dividing the chip into functional blocks such as a core portion and one or more other functional cells and applying design rules concerning the spatial arrangement of semiconductor fins to the core portion but not to the other functional cells. The design guidelines include the application of design rules to some but not all functional blocks of the chip, may be stored on a computer-readable medium and the design of the semiconductor ic chip and the generation of a photomask set for manufacturing the semiconductor ic chip may be carried out using a CAD or other automated design system. The semiconductor ic chip formed in accordance with this method includes semiconductor fins that are formed in both the core portion and the other functional cells but are only required to be tightly packed in the core portion.

摘要翻译： 一种用于设计半导体芯片的方法包括将芯片划分为诸如核心部分和一个或多个其它功能单元的功能块，并将关于半导体鳍片的空间布置的设计规则应用于核心部分而不是其它功能单元。 设计指南包括将设计规则应用于芯片的一些而不是所有功能块，可以存储在计算机可读介质上，半导体芯片的设计以及用于制造半导体芯片的光掩模组的生成 可以使用CAD或其他自动化设计系统进行。 根据该方法形成的半导体IC芯片包括形成在芯部和其它功能单元两者中但仅需要紧密堆积在芯部中的半导体散热片。

公开(公告)号：US08709928B2

公开(公告)日：2014-04-29

申请号：US12689588

申请日：2010-01-19

申请人： Shao-Ming Yu ,  Chang-Yun Chang

发明人： Shao-Ming Yu ,  Chang-Yun Chang

IPC分类号： H01L27/12 ,  H01L21/20 ,  H01L21/265 ,  H01L27/088

CPC分类号： H01L29/66795 ,  H01L21/26513 ,  H01L21/26586 ,  H01L29/66803

摘要： An angled implantation process is used in implanting semiconductor fins of a semiconductor device and provides for covering some but not necessarily all of semiconductor fins of a first type with patterned photoresist, and implanting using an implant angle such that all semiconductor fins of a second type are implanted and none of the semiconductor fins of the first type, are implanted. A higher tilt or implant angle is achieved due to the reduced portions of patterned photoresist, that are used.

摘要翻译： 倾斜注入工艺用于注入半导体器件的半导体鳍片，并提供覆盖一些但不一定全部具有图案化光致抗蚀剂的第一类型的半导体鳍片，以及使用注入角度注入，使得第二类型的所有半导体鳍片 植入，并且不植入第一类型的半导体鳍。 由于所使用的图案化的光致抗蚀剂的部分减少，所以实现更高的倾斜或植入角度。