公开(公告)号：US20070165344A1

公开(公告)日：2007-07-19

申请号：US10569986

申请日：2005-03-17

申请人： Kai Esmark ,  Harald Gossner ,  Wolfgang Stadler ,  Marin Streibl

发明人： Kai Esmark ,  Harald Gossner ,  Wolfgang Stadler ,  Marin Streibl

IPC分类号： H02H9/00

CPC分类号： G06F17/5036

摘要： The invention relates to a program-controlled arrangement and a method for the identification of ESD and/or latch-up weak points in the design or in the concept of an integrated circuit, having a pre-processor, which processes first data about the description of the integrated circuit, second data about already ESD-characterized circuit parts of the integrated circuit, and third data which contain information about ESD test standards, having a simulator device connected downstream of the pre-processor, which has a simulator which, by using the fourth and fifth data generated by the pre-processor, performs an ESD simulation of the integrated circuit, which has a monitoring controller for controlling the ESD simulation sequence in the simulator, having an analysis device connected downstream of the simulator device, which performs an evaluation of the sixth data generated in the simulator device with regard to their physical validity and meaningfulness, and marks the simulation runs having physically relevant ESD failure events.

摘要翻译： 本发明涉及一种用于在集成电路的设计或概念中识别ESD和/或闭锁弱点的程序控制布置和方法，所述集成电路具有预处理器，所述预处理器处理关于描述的第一数据 集成电路的已经具有ESD特征的电路部分的第二数据以及包含关于ESD测试标准的信息的​​第三数据，具有连接在预处理器下游的模拟器装置，模拟器装置具有通过使用的模拟器 由预处理器生成的第四和第五数据执行集成电路的ESD仿真，其具有用于控制模拟器中的ESD模拟序列的监视控制器，具有连接在模拟器装置的下游的分析装置，该分析装置执行 对模拟器装置中生成的第六个数据的物理有效性和有意义进行评估，并标记模拟运行 导致身体相关的ESD故障事件。

公开(公告)号：US20100117116A1

公开(公告)日：2010-05-13

申请号：US12690778

申请日：2010-01-20

申请人： Ulrich Glaser ,  Harald Gossner ,  Kai Esmark

发明人： Ulrich Glaser ,  Harald Gossner ,  Kai Esmark

IPC分类号： H01L29/87

CPC分类号： H01L29/7436 ,  H01L27/0255 ,  H01L27/0266 ,  H01L27/0814 ,  H01L27/0817 ,  H01L29/87 ,  H01L2924/0002 ,  Y10S438/919 ,  Y10S438/922 ,  Y10S438/923 ,  H01L2924/00

摘要： An integrated circuit arrangement includes a Shockley diode or a thyristor. An inner region of the diode or of the thyristor is completely or partially shielded during the implantation of a p-type well. This gives rise to a Shockley diode or a thyristor having improved electrical properties, in particular with regard to the use as an ESD protection element.

公开(公告)号：US20090283810A1

公开(公告)日：2009-11-19

申请号：US12511845

申请日：2009-07-29

申请人： Kai Esmark ,  Harald Gossner ,  Christian Russ ,  Jens Schneider

发明人： Kai Esmark ,  Harald Gossner ,  Christian Russ ,  Jens Schneider

IPC分类号： H01L29/94 ,  H03K3/01

CPC分类号： H01L29/94 ,  H01L27/0811

摘要： A circuit arrangement including a capacitor in an n-type well is disclosed. A specific polarization of the capacitor ensures that a depletion zone arises in the well and the capacitor has a high ESD strength. An optionally present auxiliary doping layer ensures a high area capacitance of the capacitor despite high ESD strength.

摘要翻译： 公开了一种在n型阱中包括电容器的电路装置。 电容器的特定极化确保在阱中产生耗尽区，并且电容器具有高的ESD强度。 任选地存在的辅助掺杂层确保电容器的高面积电容，尽管具有高的ESD强度。

公开(公告)号：US07202527B2

公开(公告)日：2007-04-10

申请号：US10903027

申请日：2004-07-29

申请人： Kai Esmark ,  Harald Gossner ,  Gunther Mackh ,  Richard Owen ,  Franz Zängl

发明人： Kai Esmark ,  Harald Gossner ,  Gunther Mackh ,  Richard Owen ,  Franz Zängl

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/0847 ,  H01L21/823814 ,  H01L27/0266 ,  H01L29/7833 ,  H01L29/7836

摘要： A MOS transistor includes a drain zone, a source zone, and a gate electrode. Doping atoms of the first conductivity type are implanted in the region of the drain zone and the source zone by at least two further implantation steps such that a pn junction between the drain zone and a substrate region is vertically shifted and a voltage ratio of the MOS transistor between a lateral breakdown voltage and a vertical breakdown voltage can be set.

摘要翻译： MOS晶体管包括漏极区，源极区和栅电极。 第一导电类型的掺杂原子通过至少两个另外的注入步骤注入到漏区和源区的区域中，使得漏区和衬底区之间的pn结垂直移位，MOS的电压比 可以设置横向击穿电压和垂直击穿电压之间的晶体管。

公开(公告)号：US08076728B2

公开(公告)日：2011-12-13

申请号：US12511845

申请日：2009-07-29

申请人： Kai Esmark ,  Harald Gossner ,  Christian Russ ,  Jens Schneider

发明人： Kai Esmark ,  Harald Gossner ,  Christian Russ ,  Jens Schneider

IPC分类号： H01L23/62

CPC分类号： H01L29/94 ,  H01L27/0811

摘要： A circuit arrangement including a capacitor in an n-type well is disclosed. A specific polarization of the capacitor ensures that a depletion zone arises in the well and the capacitor has a high ESD strength. An optionally present auxiliary doping layer ensures a high area capacitance of the capacitor despite high ESD strength.

摘要翻译： 公开了一种在n型阱中包括电容器的电路装置。 电容器的特定极化确保在阱中产生耗尽区，并且电容器具有高的ESD强度。 任选地存在的辅助掺杂层确保了电容器的高面积电容，尽管高度的ESD强度。

公开(公告)号：US06884688B2

公开(公告)日：2005-04-26

申请号：US10263097

申请日：2002-10-02

申请人： Kai Esmark ,  Harald Gossner ,  Gunther Mackh ,  Richard Owen ,  Franz Zängl

发明人： Kai Esmark ,  Harald Gossner ,  Gunther Mackh ,  Richard Owen ,  Franz Zängl

IPC分类号： H01L21/8238 ,  H01L27/02 ,  H01L29/08 ,  H01L29/78 ,  H01L21/336

CPC分类号： H01L29/0847 ,  H01L21/823814 ,  H01L27/0266 ,  H01L29/7833 ,  H01L29/7836

摘要： A MOS transistor includes a drain zone, a source zone, and a gate electrode. Doping atoms of the first conductivity type are implanted in the region of the drain zone and the source zone by at least two further implantation steps such that a pn junction between the drain zone and a substrate region is vertically shifted and a voltage ratio of the MOS transistor between a lateral breakdown voltage and a vertical breakdown voltage can be set.

摘要翻译： MOS晶体管包括漏极区，源极区和栅电极。 第一导电类型的掺杂原子通过至少两个另外的注入步骤注入到漏区和源区的区域中，使得漏区和衬底区之间的pn结垂直移位，MOS的电压比 可以设置横向击穿电压和垂直击穿电压之间的晶体管。

公开(公告)号：US08129292B2

公开(公告)日：2012-03-06

申请号：US12690776

申请日：2010-01-20

申请人： Ulrich Glaser ,  Harald Gossner ,  Kai Esmark

发明人： Ulrich Glaser ,  Harald Gossner ,  Kai Esmark

IPC分类号： H01L29/744 ,  H01L29/74

CPC分类号： H01L29/7436 ,  H01L27/0255 ,  H01L27/0266 ,  H01L27/0814 ,  H01L27/0817 ,  H01L29/87 ,  H01L2924/0002 ,  Y10S438/919 ,  Y10S438/922 ,  Y10S438/923 ,  H01L2924/00

摘要： An integrated circuit arrangement includes a Shockley diode or a thyristor. An inner region of the diode or of the thyristor is completely or partially shielded during the implantation of a p-type well. This gives rise to a Shockley diode or a thyristor having improved electrical properties, in particular with regard to the use as an ESD protection element.

摘要翻译： 集成电路装置包括Shockley二极管或晶闸管。 在植入p型阱期间，二极管或晶闸管的内部区域被完全或部分屏蔽。 这导致Shockley二极管或具有改善的电性能的晶闸管，特别是关于用作ESD保护元件的晶闸管。

公开(公告)号：US07986009B2

公开(公告)日：2011-07-26

申请号：US12511845

申请日：2009-07-29

申请人： Kai Esmark ,  Harald Gossner ,  Christian Russ ,  Jens Schneider

发明人： Kai Esmark ,  Harald Gossner ,  Christian Russ ,  Jens Schneider

IPC分类号： H01L23/62

摘要： A circuit arrangement including a capacitor in an n-type well is disclosed. A specific polarization of the capacitor ensures that a depletion zone arises in the well and the capacitor has a high ESD strength. An optionally present auxiliary doping layer ensures a high area capacitance of the capacitor despite high ESD strength.

公开(公告)号：US07888701B2

公开(公告)日：2011-02-15

申请号：US12690778

申请日：2010-01-20

申请人： Ulrich Glaser ,  Harald Gossner ,  Kai Esmark

发明人： Ulrich Glaser ,  Harald Gossner ,  Kai Esmark

IPC分类号： H01L29/744 ,  H01L29/74

CPC分类号： H01L29/7436 ,  H01L27/0255 ,  H01L27/0266 ,  H01L27/0814 ,  H01L27/0817 ,  H01L29/87 ,  H01L2924/0002 ,  Y10S438/919 ,  Y10S438/922 ,  Y10S438/923 ,  H01L2924/00

摘要： An integrated circuit arrangement includes a Shockley diode or a thyristor. An inner region of the diode or of the thyristor is completely or partially shielded during the implantation of a p-type well. This gives rise to a Shockley diode or a thyristor having improved electrical properties, in particular with regard to the use as an ESD protection element.

摘要翻译： 集成电路装置包括Shockley二极管或晶闸管。 在植入p型阱期间，二极管或晶闸管的内部区域被完全或部分屏蔽。 这导致Shockley二极管或具有改善的电性能的晶闸管，特别是关于用作ESD保护元件的晶闸管。

公开(公告)号：US20070034959A1

公开(公告)日：2007-02-15

申请号：US11502262

申请日：2006-08-10

申请人： Kai Esmark ,  Harald Gossner ,  Christian Russ ,  Jens Schneider

发明人： Kai Esmark ,  Harald Gossner ,  Christian Russ ,  Jens Schneider

IPC分类号： H01L23/62

CPC分类号： H01L29/94 ,  H01L27/0811

摘要： A circuit arrangement including a capacitor in an n-type well is disclosed. A specific polarization of the capacitor ensures that a depletion zone arises in the well and the capacitor has a high ESD strength. An optionally present auxiliary doping layer ensures a high area capacitance of the capacitor despite high ESD strength.

摘要翻译： 公开了一种在n型阱中包括电容器的电路装置。 电容器的特定极化确保在阱中产生耗尽区，并且电容器具有高的ESD强度。 任选地存在的辅助掺杂层确保电容器的高面积电容，尽管具有高的ESD强度。