公开(公告)号：US08598625B2

公开(公告)日：2013-12-03

申请号：US13091468

申请日：2011-04-21

申请人： Hsi-Yu Kuo ,  Jam-Wem Lee ,  Yi-Feng Chang

发明人： Hsi-Yu Kuo ,  Jam-Wem Lee ,  Yi-Feng Chang

IPC分类号： H01L29/73

CPC分类号： H01L27/0259

摘要： An electrostatic discharge (ESD) device includes a high-voltage well (HVW) region of a first conductivity type; a first heavily doped region of a second conductivity type opposite the first conductivity type over the HVW region; and a doped region of the first conductivity type contacting the first heavily doped region and the HVW region. The doped region is under the first heavily doped region and over the HVW region. The doped region has a first impurity concentration higher than a second impurity concentration of the HVW region and lower than a third impurity concentration of the first heavily doped region. The ESD device further includes a second heavily doped region of the second conductivity type over the HVW region; and a third heavily doped region of the first conductivity type over and contacting the HVW region.

摘要翻译： 静电放电（ESD）装置包括第一导电类型的高压阱（HVW）区域; 在HVW区域上与第一导电类型相反的第二导电类型的第一重掺杂区域; 以及与第一重掺杂区域和HVW区域接触的第一导电类型的掺杂区域。 掺杂区域位于第一重掺杂区域和HVW区域之下。 所述掺杂区域具有高于所述HVW区域的第二杂质浓度的第一杂质浓度并且低于所述第一重掺杂区域的第三杂质浓度。 ESD器件还包括在HVW区域上的第二导电类型的第二重掺杂区域; 以及第一导电类型的第三重掺杂区域，并与HVW区域接触。

公开(公告)号：US08587071B2

公开(公告)日：2013-11-19

申请号：US13452991

申请日：2012-04-23

申请人： Tsung-Che Tsai ,  Jam-Wem Lee ,  Yi-Feng Chang

发明人： Tsung-Che Tsai ,  Jam-Wem Lee ,  Yi-Feng Chang

IPC分类号： H01L23/62

CPC分类号： H01L27/0259 ,  H01L21/761 ,  H01L27/0277 ,  H01L27/0629

摘要： An ESD protection circuit includes a MOS transistor of a first type, a MOS transistor of a second type, an I/O pad, and first, second, and third guard rings of the first, second, and first types, respectively. The MOS transistor of the first type has a source coupled to a first node having a first voltage, and a drain coupled to a second node. The MOS transistor of the second type has a drain coupled to the second node, and a source coupled to a third node having a second voltage lower than the first voltage. The I/O pad is coupled to the second node. The first, second, and third guard rings are positioned around the MOS transistor of the second type.

摘要翻译： ESD保护电路分别包括第一类型的MOS晶体管，第二类型的MOS晶体管，第二类型的MOS晶体管，I / O焊盘以及第一，第二和第一类型的第一，第二和第三保护环。 第一类型的MOS晶体管具有耦合到具有第一电压的第一节点的源极和耦合到第二节点的漏极。 第二类型的MOS晶体管具有耦合到第二节点的漏极，以及耦合到具有低于第一电压的第二电压的第三节点的源极。 I / O焊盘耦合到第二节点。 第一，第二和第三保护环围绕第二类型的MOS晶体管定位。

公开(公告)号：US08476736B2

公开(公告)日：2013-07-02

申请号：US13030771

申请日：2011-02-18

申请人： Jam-Wem Lee ,  Yi-Feng Chang

发明人： Jam-Wem Lee ,  Yi-Feng Chang

IPC分类号： H01L29/861

CPC分类号： H01L29/861 ,  H01L27/0255 ,  H01L29/08

摘要： A diode includes an anode of a first conductivity type; a first cathode of the first conductivity type; and a second cathode of a second conductivity type opposite the first conductivity type. A lightly-doped region of the first conductivity type is under and vertically overlaps the anode and the first and the second cathodes. The portion of the lightly-doped region directly under the second cathode is fully depleted at a state when no bias voltage is applied between the anode and the second cathode.

摘要翻译： 二极管包括第一导电类型的阳极; 第一导电类型的第一阴极; 以及与第一导电类型相反的第二导电类型的第二阴极。 第一导电类型的轻掺杂区域在阳极和第一和第二阴极之下并且垂直重叠。 在第二阴极正下方的轻掺杂区域的部分在阳极和第二阴极之间没有施加偏置电压的状态下完全耗尽。

公开(公告)号：US20130075863A1

公开(公告)日：2013-03-28

申请号：US13246672

申请日：2011-09-27

申请人： Jam-Wem Lee ,  Yi-Feng Chang

发明人： Jam-Wem Lee ,  Yi-Feng Chang

IPC分类号： H01L29/73 ,  H01L27/082

CPC分类号： H01L27/0259 ,  H01L29/0649 ,  H01L29/732 ,  H01L29/735

摘要： An ESD protection apparatus comprises a substrate, a low voltage p-type well and a low voltage n-type well formed on the substrate. The ESD protection device further comprises a first P+ region formed on the low voltage p-type well and a second P+ region formed on the low voltage n-type well. The first P+ region and the second P+ region are separated by a first isolation region. The breakdown voltage of the ESD protection apparatus is tunable by adjusting the length of the first isolation region.

摘要翻译： ESD保护装置包括在基板上形成的基板，低电压p型阱和低电压n型阱。 ESD保护装置还包括形成在低电压p型阱上的第一P +区和形成在低电压n型阱上的第二P +区。 第一P +区和第二P +区被第一隔离区隔开。 ESD保护装置的击穿电压可以通过调整第一隔离区域的长度来调节。

公开(公告)号：US20120211869A1

公开(公告)日：2012-08-23

申请号：US13030771

申请日：2011-02-18

申请人： Jam-Wem Lee ,  Yi-Feng Chang

发明人： Jam-Wem Lee ,  Yi-Feng Chang

IPC分类号： H01L29/861

CPC分类号： H01L29/861 ,  H01L27/0255 ,  H01L29/08

摘要： A diode includes an anode of a first conductivity type; a first cathode of the first conductivity type; and a second cathode of a second conductivity type opposite the first conductivity type. A lightly-doped region of the first conductivity type is under and vertically overlaps the anode and the first and the second cathodes. The portion of the lightly-doped region directly under the second cathode is fully depleted at a state when no bias voltage is applied between the anode and the second cathode.

摘要翻译： 二极管包括第一导电类型的阳极; 第一导电类型的第一阴极; 以及与第一导电类型相反的第二导电类型的第二阴极。 第一导电类型的轻掺杂区域在阳极和第一和第二阴极之下并且垂直重叠。 在第二阴极正下方的轻掺杂区域的部分在阳极和第二阴极之间没有施加偏置电压的状态下完全耗尽。

公开(公告)号：US20140061848A1

公开(公告)日：2014-03-06

申请号：US13603329

申请日：2012-09-04

申请人： Yi-Feng Chang ,  Jam-Wem Lee

发明人： Yi-Feng Chang ,  Jam-Wem Lee

IPC分类号： H01L29/06 ,  H01L21/329

CPC分类号： H01L27/0921 ,  H01L21/823892 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure includes a substrate, a semiconductor device supported by the substrate, and a guard ring structure disposed around the semiconductor device, the guard ring structure forming a Schottky junction. In an embodiment, the Schottky junction is formed from a p-type metal contact and an n-type guard ring. In an embodiment, the guard ring structure is electrically coupled to a positive or negative supply voltage.

摘要翻译： 集成电路结构包括衬底，由衬底支撑的半导体器件以及围绕半导体器件设置的保护环结构，保护环结构形成肖特基结。 在一个实施例中，肖特基结由p型金属接触和n型保护环形成。 在一个实施例中，保护环结构电耦合到正或负电源电压。

公开(公告)号：US08541848B2

公开(公告)日：2013-09-24

申请号：US13271342

申请日：2011-10-12

申请人： Yun-Pei Huang ,  Yi-Feng Chang ,  Jam-Wem Lee

发明人： Yun-Pei Huang ,  Yi-Feng Chang ,  Jam-Wem Lee

IPC分类号： H01L29/78

CPC分类号： H01L29/0653 ,  H01L29/063 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/7816

摘要： To limit or prevent current crowding, various HV-MOSFET embodiments include a current diversion region disposed near a drain region of an HV-MOSFET and near an upper surface of the semiconductor substrate. In some embodiments, the current diversion region is disposed near a field plate of the HV-MOSFET, wherein the field plate can also help to reduce or “smooth” electric fields near the drain to help limit current crowding. In some embodiments, the current diversion region is a p-doped, n-doped, or intrinsic region that is at a floating voltage potential. This current diversion region can push current deeper into the substrate of the HV-MOSFET (relative to conventional HV-MOSFETs), thereby reducing current crowding during ESD events. By reducing current crowding, the current diversion region makes the HV-MOSFETs disclosed herein more impervious to ESD events and, therefore, more reliable in real-world applications.

摘要翻译： 为了限制或防止电流拥挤，各种HV-MOSFET实施例包括设置在HV-MOSFET的漏极区附近并且在半导体衬底的上表面附近的电流分流区域。 在一些实施例中，电流引流区域设置在HV-MOSFET的场板附近，其中场板还可以帮助减少或“平滑”漏极附近的电场，以帮助限制电流拥挤。 在一些实施例中，电流分流区域是处于浮置电压电位的p掺杂，n掺杂或本征区域。 该电流分流区可以将电流深度推入HV-MOSFET的衬底（相对于传统HV-MOSFET），从而减少ESD事件期间的电流拥挤。 通过减少电流拥挤，电流分流区域使得本文公开的HV-MOSFET更加不可避免地存在ESD事件，因此在现实世界的应用中更可靠。

公开(公告)号：US20130075854A1

公开(公告)日：2013-03-28

申请号：US13243688

申请日：2011-09-23

申请人： Yi-Feng Chang ,  Jam-Wem Lee

发明人： Yi-Feng Chang ,  Jam-Wem Lee

IPC分类号： H01L27/06

CPC分类号： H01L27/0259 ,  H01L23/50 ,  H01L27/0255 ,  H01L27/067 ,  H01L29/0649 ,  H01L29/0808 ,  H01L29/0821 ,  H01L29/1008 ,  H01L29/7302

摘要： An ESD protection apparatus comprises a metal contact formed on the emitter of a transistor. The metal contact has a different conductivity type from the emitter. In addition, the metal contact and the emitter of the transistor form a diode connected in series with the transistor. The diode connected in series with the transistor provides extra headroom for the breakdown voltage of the ESD protection apparatus.

摘要翻译： ESD保护装置包括形成在晶体管的发射极上的金属触点。 金属触点具有与发射极不同的导电类型。 此外，晶体管的金属接触和发射极形成与晶体管串联连接的二极管。 与晶体管串联连接的二极管为ESD保护装置的击穿电压提供了额外的余量。

公开(公告)号：US20120168906A1

公开(公告)日：2012-07-05

申请号：US13091468

申请日：2011-04-21

申请人： Hsi-Yu Kuo ,  Jam-Wem Lee ,  Yi-Feng Chang

发明人： Hsi-Yu Kuo ,  Jam-Wem Lee ,  Yi-Feng Chang

IPC分类号： H01L29/70 ,  H01L23/552

CPC分类号： H01L27/0259

摘要： An electrostatic discharge (ESD) device includes a high-voltage well (HVW) region of a first conductivity type; a first heavily doped region of a second conductivity type opposite the first conductivity type over the HVW region; and a doped region of the first conductivity type contacting the first heavily doped region and the HVW region. The doped region is under the first heavily doped region and over the HVW region. The doped region has a first impurity concentration higher than a second impurity concentration of the HVW region and lower than a third impurity concentration of the first heavily doped region. The ESD device further includes a second heavily doped region of the second conductivity type over the HVW region; and a third heavily doped region of the first conductivity type over and contacting the HVW region.

摘要翻译： 静电放电（ESD）装置包括第一导电类型的高压阱（HVW）区域; 在HVW区域上与第一导电类型相反的第二导电类型的第一重掺杂区域; 以及与第一重掺杂区域和HVW区域接触的第一导电类型的掺杂区域。 掺杂区域位于第一重掺杂区域和HVW区域之下。 所述掺杂区域具有高于所述HVW区域的第二杂质浓度的第一杂质浓度并且低于所述第一重掺杂区域的第三杂质浓度。 ESD器件还包括在HVW区域上的第二导电类型的第二重掺杂区域; 以及第一导电类型的第三重掺杂区域，并与HVW区域接触。

公开(公告)号：US08331068B2

公开(公告)日：2012-12-11

申请号：US12610960

申请日：2009-11-02

申请人： Jam-Wem Lee ,  Andy Lo

发明人： Jam-Wem Lee ,  Andy Lo

IPC分类号： H02H3/22 ,  H02H3/20 ,  H02H9/04

CPC分类号： H02H9/04 ,  H01L27/0251 ,  H01L27/0924 ,  H01L29/785

摘要： An embodiment is a semiconductor device comprising a receiver circuit comprising fin field effect transistors (FinFETs), a transceiver circuit comprising FinFETs, and a transmit bus electrically coupling the receiver circuit and the transceiver circuit, wherein the receiver circuit and the transceiver circuit each further comprises an electrostatic discharge protection circuit comprising planar transistors electrically coupled to the transmit bus. Other embodiments may further comprise a power clamp electrically coupling a first power bus and a first ground bus, a power clamp electrically coupling a second power bus and a second ground bus, or at least two diodes electrically cross-coupling the first ground bus and the second ground bus. Also, the planar transistors of the transceiver circuit and the receiver circuit may each comprise a planar PMOS transistor and a planar NMOS transistor.

摘要翻译： 一个实施例是一种半导体器件，包括一个包括鳍状场效应晶体管（FinFET）的接收器电路，一个包括FinFET的收发器电路，以及一个电耦合接收器电路和收发器电路的发送总线，其中接收器电路和收发器电路每个还包括 静电放电保护电路包括电耦合到发送总线的平面晶体管。 其他实施例还可以包括电耦合第一电力总线和第一接地总线的功率钳，电耦合第二电力总线和第二接地总线的功率钳，或者电耦合第一接地总线和 第二地面巴士。 此外，收发器电路和接收器电路的平面晶体管可以各自包括平面PMOS晶体管和平面NMOS晶体管。