公开(公告)号：US20090254615A1

公开(公告)日：2009-10-08

申请号：US12062332

申请日：2008-04-03

申请人： Priya Baliga ,  Lydia M. Do ,  Mary P. Kusko ,  Fang Lu

发明人： Priya Baliga ,  Lydia M. Do ,  Mary P. Kusko ,  Fang Lu

IPC分类号： G06F15/16

CPC分类号： G06Q10/109

摘要： An apparatus, system, and method are disclosed for allowing a particular invitee to a meeting to control the distribution of information about the particular invitee's posture with respect to the meeting that determines a plurality of invitees to the meeting from a meeting invitation, selects invitees to the meeting from the plurality of invitees to the meeting based on criteria in a meeting profile unique to the particular invitee, generates a message to the selected invitees disclosing the status of the particular invitee relative to the meeting, and provides the message to the selected invitees.

摘要翻译： 公开了一种装置，系统和方法，用于允许特定被邀请者参加会议来控制关于特定被邀请者的姿势的信息的分发，所述会议通过会议邀请确定会议的多个受邀者，选择被邀请者 基于特定受邀者所特有的会议简档中的标准，从多个被邀请者到会议的会议向所选被邀请者生成消息，该被邀请者公开了相对于会议的特定被邀请者的状态，并且向所选被邀请者提供消息 。

公开(公告)号：US06308290B1

公开(公告)日：2001-10-23

申请号：US09315461

申请日：1999-05-20

申请人： Orazio P. Forlenza ,  Mary P. Kusko ,  Franco Motika

发明人： Orazio P. Forlenza ,  Mary P. Kusko ,  Franco Motika

IPC分类号： G06F1100

CPC分类号： G01R31/31853 ,  G11C19/00 ,  G11C29/32

摘要： Look ahead testing process diagnoses broken or stuck-at scan chains to a failing shift register latch for improving the final manufacturing process and suggesting potentials for design change prior to manufacturing in order to improve yield levels. Post test data collection, analysis, and diagnosis can be eliminated.

摘要翻译： 展望未来，测试过程可以将扫描链中的断开或卡入到失败的移位寄存器锁存器中，以改进最终的制造过程，并提出在制造之前设计更改的潜力，以提高产量水平。 可以消除测试后数据的收集，分析和诊断。

公开(公告)号：US08566059B2

公开(公告)日：2013-10-22

申请号：US12633151

申请日：2009-12-08

申请人： Rao H. Desineni ,  Maroun Kassab ,  Mary P. Kusko ,  Leah M. Pastel

发明人： Rao H. Desineni ,  Maroun Kassab ,  Mary P. Kusko ,  Leah M. Pastel

IPC分类号： G06F17/50 ,  G01R31/00

CPC分类号： G06F17/5022 ,  G06F11/261 ,  G06F2217/70

摘要： A method of selecting fault candidates based on the physical layout of an Integrated Circuit (IC) layout, that includes, identifying failing observation points in an IC layout, determining the failing observation points proximity geometry in the IC circuit layout, determining if a proximity criteria for the failing observation points is met, and identifying faults associated with the failing observation points that meet the proximity criteria; and including the identified faults in a fault candidate set.

摘要翻译： 一种基于集成电路（IC）布局的物理布局选择故障候选的方法，其包括：识别IC布局中的故障观察点，确定IC电路布局中的故障观察点接近度几何，确定接近度准则 满足故障观测点，识别符合接近度标准的故障观测点相关故障; 并在故障候选集中包括识别的故障。

公开(公告)号：US20100211950A1

公开(公告)日：2010-08-19

申请号：US12389163

申请日：2009-02-19

申请人： Mary P. Kusko ,  Frank Eliot Levine ,  Stella Lee Taylor ,  Anna W. Topol

发明人： Mary P. Kusko ,  Frank Eliot Levine ,  Stella Lee Taylor ,  Anna W. Topol

IPC分类号： G06F9/46

CPC分类号： G06F9/485 ,  G06F9/542

摘要： The illustrative embodiments disclose a computer implemented method, apparatus, and computer program product for managing a set of applications. In one embodiment, the process registers a system management event in an application configuration database. Responsive to detecting the registered system management event during execution of one application of the set of applications, the process identifies applications of the set of applications associated with the registered system management event that are executing. The process then terminates the applications of the set of applications associated with the registered system management event that are executing. Responsive to terminating the applications of the set of applications associated with the registered system managing event that are executing, the process then executes a handler that processes the registered system management event.

摘要翻译： 说明性实施例公开了一种用于管理一组应用的计算机实现的方法，装置和计算机程序产品。 在一个实施例中，该过程在应用配置数据库中注册系统管理事件。 响应于在执行一组应用程序的一个应用程序期间检测注册的系统管理事件，该过程识别与正在执行的注册的系统管理事件相关联的应用程序的应用程序。 然后，该过程终止与正在执行的注册的系统管理事件相关联的一组应用的应用。 响应于终止与正在执行的注册系统管理事件相关联的一组应用的应用，该过程然后执行处理注册的系统管理事件的处理程序。

公开(公告)号：US20080172576A1

公开(公告)日：2008-07-17

申请号：US11622055

申请日：2007-01-11

申请人： Mary P. Kusko ,  Gary W. Maier ,  Franco Motika ,  Phong T. Tran

发明人： Mary P. Kusko ,  Gary W. Maier ,  Franco Motika ,  Phong T. Tran

IPC分类号： G06F11/26

CPC分类号： G06F11/261

摘要： A diagnostic process applicable to VLSI designs to address the accuracy of diagnostic resolution. Environmentally based fail data drives adaptive test methods which hone the test pattern set and fail data collection for successful diagnostic resolution. Environmentally based fail data is used in diagnostic simulation to achieve a more accurate environmentally based fault callout. When needed, additional information is included in the process to further refine and define the simulation or callout result. Similarly, as needed adaptive test pattern generation methods are employed to result in enhanced diagnostic resolution.

摘要翻译： 适用于VLSI设计的诊断过程，以解决诊断解决的准确性。 基于环境的故障数据驱动自适应测试方法，其中测试模式集合和数据收集失败，以便成功诊断分辨率。 基于环境的故障数据用于诊断仿真，以实现更准确的基于环境的故障标注。 当需要时，该过程中将包含其他信息，以进一步完善和定义模拟或标注结果。 类似地，根据需要采用自适应测试模式生成方法来提高诊断分辨率。

公开(公告)号：US06442720B1

公开(公告)日：2002-08-27

申请号：US09326226

申请日：1999-06-04

申请人： Timothy J. Koprowski ,  Mary P. Kusko ,  Richard F. Rizzolo ,  Peilin Song

发明人： Timothy J. Koprowski ,  Mary P. Kusko ,  Richard F. Rizzolo ,  Peilin Song

IPC分类号： G01R3128

CPC分类号： G01R31/31858

摘要： The present invention can include a method and system for testing IC chips, including the steps of performing a binary search to a first failing pattern, determining a failing sink latch, performing a back cone trace to determine all source latches, determining source latch logic states, positioning the source latch logic states in a scan chain, exercising a chip scan path by applying logic transitions on the source latches in the absence of a system L1 clock, and observing an exercised failing circuit. The invention can include the use of PICA techniques to observe the exercised failing circuit. In another embodiment, the invention can include using LBIST or a WRP technique to search for the failing pattern. In yet another it includes the step of using an algorithm to exercise the exercised failing circuit. In another embodiment, the method includes the step of creating a net pattern to be scanned including a sum of an original pattern causing a failing circuit to be exercised, and one or more shifted versions of the original pattern. The algorithm can include a step where one of the shifted versions is shifted a number of clocks wherein the number of clocks is equal to the length of the original pattern. In one embodiment, one of the shifted versions is shifted a number of clocks, wherein the number of clocks is chosen so that the sum of the original pattern and the one of the shifted versions does not cause a scan conflict. In another embodiment the method further includes the step of using an algorithm to densify the pattern set.

摘要翻译： 本发明可以包括用于测试IC芯片的方法和系统，包括以下步骤：对第一故障模式执行二进制搜索，确定故障接收器锁存器，执行后锥迹线以确定所有源锁存器，确定源锁存器逻辑状态 将源锁存器逻辑状态定位在扫描链中，通过在没有系统L1时钟的情况下在源锁存器上施加逻辑转换并观察行使的故障电路来执行芯片扫描路径。 本发明可以包括使用PICA技术来观察行使的故障电路。 在另一个实施例中，本发明可以包括使用LBIST或WRP技术来搜索失败的模式。 在另一方面，它包括使用算法来锻炼锻炼的故障电路的步骤。 在另一个实施例中，该方法包括创建要被扫描的网络图案的步骤，包括导致执行故障电路的原始图案的和以及原始图案的一个或多个偏移版本。 该算法可以包括一个步骤，其中移位版本中的一个被移位了多个时钟，其中时钟数等于原始图案的长度。 在一个实施例中，移位版本中的一个被移位了多个时钟，其中选择时钟的数量，使得原始模式和移位版本之一的总和不会引起扫描冲突。 在另一个实施例中，该方法还包括使用算法来密集模式集的步骤。

公开(公告)号：US20110137602A1

公开(公告)日：2011-06-09

申请号：US12633151

申请日：2009-12-08

申请人： Rao H. Desineni ,  Maroun Kassab ,  Mary P. Kusko ,  Leah M. Pastel

发明人： Rao H. Desineni ,  Maroun Kassab ,  Mary P. Kusko ,  Leah M. Pastel

IPC分类号： G01R31/14 ,  G06F17/50

CPC分类号： G06F17/5022 ,  G06F11/261 ,  G06F2217/70

摘要： A method of selecting fault candidates based on the physical layout of an Integrated Circuit (IC) layout, that includes, identifying failing observation points in an IC layout, determining the failing observation points proximity geometry in the IC circuit layout, determining if a proximity criteria for the failing observation points is met, and identifying faults associated with the failing observation points that meet the proximity criteria; and including the identified faults in a fault candidate set.

摘要翻译： 一种基于集成电路（IC）布局的物理布局选择故障候选的方法，其包括：识别IC布局中的故障观察点，确定IC电路布局中的故障观察点接近度几何，确定接近度准则 满足故障观测点，识别符合接近度标准的故障观测点相关故障; 并在故障候选集中包括识别的故障。

公开(公告)号：US07831863B2

公开(公告)日：2010-11-09

申请号：US11622055

申请日：2007-01-11

申请人： Mary P. Kusko ,  Gary W. Maier ,  Franco Motika ,  Phong T. Tran

发明人： Mary P. Kusko ,  Gary W. Maier ,  Franco Motika ,  Phong T. Tran

IPC分类号： G06F11/00

CPC分类号： G06F11/261

摘要： A diagnostic process applicable to VLSI designs to address the accuracy of diagnostic resolution. Environmentally based fail data drives adaptive test methods which hone the test pattern set and fail data collection for successful diagnostic resolution. Environmentally based fail data is used in diagnostic simulation to achieve a more accurate environmentally based fault callout. When needed, additional information is included in the process to further refine and define the simulation or callout result. Similarly, as needed adaptive test pattern generation methods are employed to result in enhanced diagnostic resolution.

摘要翻译： 适用于VLSI设计的诊断过程，以解决诊断解决的准确性。 基于环境的故障数据驱动自适应测试方法，其中测试模式集合和数据收集失败，以便成功诊断分辨率。 基于环境的故障数据用于诊断仿真，以实现更准确的基于环境的故障标注。 当需要时，该过程中将包含其他信息，以进一步完善和定义模拟或标注结果。 类似地，根据需要采用自适应测试模式生成方法来提高诊断分辨率。

公开(公告)号：US20100146019A1

公开(公告)日：2010-06-10

申请号：US12329797

申请日：2008-12-08

申请人： Mary P. Kusko ,  Frank E. Levine ,  Stella L. Taylor ,  Anna W. Topol

发明人： Mary P. Kusko ,  Frank E. Levine ,  Stella L. Taylor ,  Anna W. Topol

IPC分类号： G06F12/02 ,  G06F17/30 ,  G06F12/00 ,  G06F15/16 ,  G06F7/00

CPC分类号： G06F17/30067 ,  G06F17/30147

摘要： A computer-implemented method, system and computer program product for managing computer file storage is presented. In one embodiment the method includes receiving a file for storage. In response to determining that the file exceeds a pre-determined size, the file is stored in a pre-designated folder that is reserved for oversized files.

摘要翻译： 提出了一种用于管理计算机文件存储的计算机实现的方法，系统和计算机程序产品。 在一个实施例中，该方法包括接收用于存储的文件。 响应于确定文件超过预定大小，该文件被存储在为超大文件保留的预先指定的文件夹中。

公开(公告)号：US20080115029A1

公开(公告)日：2008-05-15

申请号：US11552567

申请日：2006-10-25

申请人： Mary P. Kusko ,  Thomas J. Fleischman ,  Franco Motika ,  Phong T. Tran

发明人： Mary P. Kusko ,  Thomas J. Fleischman ,  Franco Motika ,  Phong T. Tran

IPC分类号： G01R31/28 ,  G06F11/00

CPC分类号： G01R31/318364 ,  G01R31/318342 ,  G06F11/261

摘要： A diagnostic and characterization tool applicable to structural VLSI designs to address problems associated with fault tester interactive pattern generation and ways of effectively reducing diagnostic test time while achieving greater fail resolution. Empirical fail data drives the creation of adaptive test patterns which localize the fail to a precise location. This process iterates until the necessary localization is achieved. Both fail signatures and associated callouts as well as fail signatures and adaptive patterns are stored in a library to speed diagnostic resolution. The parallel tester application and adaptive test generation provide an efficient use of resources while reducing overall test and diagnostic time.

摘要翻译： 一种诊断和表征工具，适用于结构化VLSI设计，以解决与故障测试者交互式模式生成相关的问题，以及有效降低诊断测试时间并实现更高故障分辨率的方法。 经验失效数据驱动创建自适应测试模式，将故障定位到精确位置。 该过程重复直到实现必要的定位。 故障签名和关联的标注以及故障签名和自适应模式都存储在库中以加快诊断分辨率。 并行测试仪应用和自适应测试生成提供了有效利用资源，同时降低了整体测试和诊断时间。