公开(公告)号：US07858492B2

公开(公告)日：2010-12-28

申请号：US12339125

申请日：2008-12-19

申请人： Eunkee Hong ,  Kyung-Mun Byun ,  Jong-Wan Choi ,  Eun-Kyung Baek ,  Young-Sun Kim

发明人： Eunkee Hong ,  Kyung-Mun Byun ,  Jong-Wan Choi ,  Eun-Kyung Baek ,  Young-Sun Kim

IPC分类号： H01L21/76

CPC分类号： H01L21/76237 ,  H01L21/76232

摘要： A method of filling a trench in a substrate ensures that a void or seam is not left in the material occupying the trench. First, a preliminary insulating layer is formed so as to extend contiguously along the bottom and sides of the trench and along an upper surface of the substrate. Impurities are then implanted into a portion of the preliminary insulating layer adjacent the top of the first trench to form a first insulating layer having a doped region and an undoped region. The doped region is removed to form a first insulating layer pattern at the bottom and sides of the first trench, and which first insulating layer pattern defines a second trench. The second trench is then filled with insulating material.

摘要翻译： 在衬底中填充沟槽的方法确保在占据沟槽的材料中不留下空隙或接缝。 首先，形成预备绝缘层，以沿着沟槽的底部和侧面并且沿衬底的上表面连续延伸。 然后将杂质注入到与第一沟槽的顶部相邻的初级绝缘层的一部分中，以形成具有掺杂区域和未掺杂区域的第一绝缘层。 去除掺杂区域以在第一沟槽的底部和侧面形成第一绝缘层图案，并且该第一绝缘层图案限定第二沟槽。 然后用绝缘材料填充第二沟槽。

公开(公告)号：US07842569B2

公开(公告)日：2010-11-30

申请号：US11618155

申请日：2006-12-29

申请人： Hong-Gun Kim ,  Ju-Seon Goo ,  Mun-Jun Kim ,  Yong-Soon Choi ,  Sung-Tae Kim ,  Eun-Kyung Baek

发明人： Hong-Gun Kim ,  Ju-Seon Goo ,  Mun-Jun Kim ,  Yong-Soon Choi ,  Sung-Tae Kim ,  Eun-Kyung Baek

IPC分类号： H01L21/00

CPC分类号： H01L29/7881 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324

摘要： One embodiment of a method of fabricating a flash memory device includes forming a trench mask pattern, which includes a gate insulation pattern and a charge storage pattern stacked in sequence, on a semiconductor substrate; etching the semiconductor substrate using the trench mask pattern as an etch mask to form trenches defining active regions; and sequentially forming lower and upper device isolation patterns in the trench. After sequentially forming an intergate insulation film and a control gate film on the upper device isolation pattern, the control gate film, the intergate insulation pattern and the gloating gate pattern are formed, thereby providing gate lines crossing over the active regions.

摘要翻译： 制造闪速存储器件的方法的一个实施例包括在半导体衬底上形成沟槽掩模图案，其包括依次层叠的栅极绝缘图案和电荷存储图案; 使用沟槽掩模图案作为蚀刻掩模蚀刻半导体衬底，以形成限定有源区的沟槽; 并且顺序地形成沟槽中的下部和上部器件隔离图案。 在上部器件隔离图案上顺序地形成栅极间绝缘膜和控制栅极膜之后，形成控制栅极膜，栅极间绝缘图案和阴极管栅极图案，从而提供跨越有源区域的栅极线。

公开(公告)号：US20100072569A1

公开(公告)日：2010-03-25

申请号：US12586686

申请日：2009-09-25

申请人： Tae-Jong Han ,  Mun-Jun Kim ,  Deok-Young Jung ,  Eun-Kyung Baek ,  Ju-Seon Goo

发明人： Tae-Jong Han ,  Mun-Jun Kim ,  Deok-Young Jung ,  Eun-Kyung Baek ,  Ju-Seon Goo

IPC分类号： H01L29/06 ,  H01L21/762

CPC分类号： H01L21/76229

摘要： In a method of forming an isolation layer, a plurality of trenches is formed on a substrate. A liner is formed on inner walls of the trenches. The liner is thermally oxidized to fill up some of the trenches. The other trenches are filled up with an insulation material. As a result, the isolation layer is free of voids.

摘要翻译： 在形成隔离层的方法中，在基板上形成多个沟槽。 衬套形成在沟槽的内壁上。 衬里被热氧化以填充一些沟槽。 其他沟槽用绝缘材料填充。 结果，隔离层没有空隙。

公开(公告)号：US20080121977A1

公开(公告)日：2008-05-29

申请号：US11699419

申请日：2007-01-30

申请人： Yong-Soon Choi ,  Hong-Gun Kim ,  Jong-Wan Choi ,  Eun-Kyung Baek ,  Ju-Seon Goo

发明人： Yong-Soon Choi ,  Hong-Gun Kim ,  Jong-Wan Choi ,  Eun-Kyung Baek ,  Ju-Seon Goo

IPC分类号： H01L29/788 ,  H01L21/04

CPC分类号： H01L21/76224 ,  H01L27/11521 ,  H01L29/7881

摘要： A semiconductor device includes a substrate having a trench, a liner layer pattern on sidewalls and a bottom surface of the trench, the liner layer pattern including a first oxide layer pattern and a second oxide layer pattern, a diffusion blocking layer pattern on the liner layer pattern, and an isolation layer pattern in the trench on the diffusion blocking layer pattern.

摘要翻译： 半导体器件包括具有沟槽的衬底，侧壁上的衬垫层图案和沟槽的底表面，衬里层图案包括第一氧化物层图案和第二氧化物层图案，衬垫层上的扩散阻挡层图案 图案和扩散阻挡层图案上的沟槽中的隔离层图案。

公开(公告)号：US20080014711A1

公开(公告)日：2008-01-17

申请号：US11654588

申请日：2007-01-18

申请人： Jong-Wan Choi ,  Ju-Seon Goo ,  Hong-Gun Kim ,  Yong-Soon Choi ,  Sung-Tae Kim ,  Eun-Kyung Baek

发明人： Jong-Wan Choi ,  Ju-Seon Goo ,  Hong-Gun Kim ,  Yong-Soon Choi ,  Sung-Tae Kim ,  Eun-Kyung Baek

IPC分类号： H01L21/76

CPC分类号： H01L21/76229 ,  H01L27/105 ,  H01L27/11531

摘要： Disclosed are methods for fabricating semiconductor devices incorporating a composite trench isolation structure comprising a first oxide pattern, a SOG pattern and a second oxide pattern wherein the oxide patterns enclose the SOG pattern. The methods include the deposition of a first oxide layer and a SOG layer to fill recessed trench regions formed in the substrate. The first oxide layer and the SOG layer are then subjected to a planarization sequence including a CMP process followed by an etchback process to form a composite structure having a substantially flat upper surface that exposes both the oxide and the SOG material. The second oxide layer is then applied and subjected to a similar CMP/etchback sequence to obtain a composite structure having an upper surface that is recessed relative to a plane defined by the surfaces of adjacent active regions.

摘要翻译： 公开了用于制造半导体器件的方法，该半导体器件结合有包括第一氧化物图案，SOG图案和第二氧化物图案的复合沟槽隔离结构，其中氧化物图案包围SOG图案。 所述方法包括沉积第一氧化物层和SOG层以填充形成在衬底中的凹陷沟槽区域。 然后对第一氧化物层和SOG层进行包括CMP工艺的随后的回蚀工艺的平坦化顺序，以形成具有露出氧化物和SOG材料的基本上平坦的上表面的复合结构。 然后施加第二氧化物层并进行类似的CMP /回蚀序列以获得具有相对于由相邻有源区的表面限定的平面凹进的上表面的复合结构。