公开(公告)号：US08822343B2

公开(公告)日：2014-09-02

申请号：US13602697

申请日：2012-09-04

申请人： Chi-Wen Hsieh ,  Chi-Kang Chang ,  Chia-Chu Liu ,  Meng-Wei Chen ,  Kuei-Shun Chen

发明人： Chi-Wen Hsieh ,  Chi-Kang Chang ,  Chia-Chu Liu ,  Meng-Wei Chen ,  Kuei-Shun Chen

IPC分类号： H01L21/308

CPC分类号： H01L23/544 ,  G03F7/70633 ,  G03F7/70683 ,  H01L27/0883 ,  H01L27/0886 ,  H01L2223/54426 ,  H01L2924/0002 ,  H01L2924/00

摘要： An overlay mark suitable for use in manufacturing nonplanar circuit devices and a method for forming the overlay mark are disclosed. An exemplary embodiment includes receiving a substrate having an active device region and an overlay region. One or more dielectric layers and a hard mask are formed on the substrate. The hard mask is patterned to form a hard mask layer feature configured to define an overlay mark fin. Spacers are formed on the patterned hard mask layer. The spacers further define the overlay mark fin and an active device fin. The overlay mark fin is cut to form a fin line-end used to define a reference location for overlay metrology. The dielectric layers and the substrate are etched to further define the overlay mark fin.

摘要翻译： 公开了适用于制造非平面电路器件的重叠标记和形成覆盖标记的方法。 示例性实施例包括接收具有有源器件区域和覆盖区域的衬底。 在基板上形成一个或多个电介质层和硬掩模。 图案化硬掩模以形成被配置为限定覆盖标记鳍的硬掩模层特征。 间隔物形成在图案化的硬掩模层上。 垫片进一步限定重叠标记鳍片和有源器件鳍片。 覆盖标记鳍被切割以形成用于定义覆盖度量的参考位置的鳍线端。 蚀刻电介质层和衬底以进一步限定覆盖标记鳍。

公开(公告)号：US07479466B2

公开(公告)日：2009-01-20

申请号：US11486098

申请日：2006-07-14

申请人： Hsiao-Tzu Lu ,  Burn-Jeng Lin ,  Chin-Hsiang Lin ,  Kuei-Shun Chen ,  Tsai-Sheng Gau

发明人： Hsiao-Tzu Lu ,  Burn-Jeng Lin ,  Chin-Hsiang Lin ,  Kuei-Shun Chen ,  Tsai-Sheng Gau

IPC分类号： H01L21/00

CPC分类号： H01L21/67115 ,  H01L21/26513 ,  H01L21/2686

摘要： A method of heating-treating a semiconductor wafer is provided. In one embodiment, a first layer is formed over a first side of a substrate. A second layer is formed over the first layer and over a second side of the substrate and the wafer is then flash annealed. In another embodiment, a first layer is formed over a first side of a substrate and over a second side of the substrate. A second layer is formed over the first layers and the wafer is then flash annealed.

摘要翻译： 提供了一种加热处理半导体晶片的方法。 在一个实施例中，在衬底的第一侧上形成第一层。 第二层形成在衬底的第一层和第二侧上，然后闪光退火晶片。 在另一个实施例中，第一层形成在衬底的第一侧上并且在衬底的第二侧上方。 在第一层上形成第二层，然后闪晶退火晶片。

公开(公告)号：US20130280909A1

公开(公告)日：2013-10-24

申请号：US13451605

申请日：2012-04-20

申请人： Yuan-Hsiang Lung ,  Kuei-Shun Chen ,  Meng-Wei Chen ,  Chia-Ying Lee

发明人： Yuan-Hsiang Lung ,  Kuei-Shun Chen ,  Meng-Wei Chen ,  Chia-Ying Lee

IPC分类号： H01L21/306 ,  G03F1/70

CPC分类号： H01L21/31144 ,  G03F1/70 ,  H01L21/76816

摘要： A method for optimizing masks used for forming conductive features and a method for creating the mask features on an IC device are disclosed. An exemplary embodiment includes receiving a design database including a plurality of conductive features. First and second features suitable for joining are identified from the plurality of conductive features. A joined feature corresponding to the first and the second features is characterized. A cut shape configured to separate the first and second features from the joined feature is also characterized. The joined feature is categorized into a first conductive mask, the cut shape is categorized into a cut mask, and a third feature is categorized into a second conductive mask. The categorized shapes and features of the first conductive mask, the second conductive mask, and the cut mask are provided for manufacturing a mask set corresponding to the categorized shapes and features.

摘要翻译： 公开了一种用于优化用于形成导电特征的掩模的方法和用于在IC器件上产生掩模特征的方法。 示例性实施例包括接收包括多个导电特征的设计数据库。 从多个导电特征中识别适合于接合的第一和第二特征。 表征与第一和第二特征对应的连接特征。 被配置为将第一和第二特征与接合的特征分离的切割形状也被表征。 连接的特征被分类为第一导电掩模，切割形状被分为切割掩模，第三特征被分类为第二导电掩模。 提供第一导电掩模，第二导电掩模和切割掩模的分类形状和特征，用于制造对应于分类形状和特征的掩模组。

公开(公告)号：US20060211237A1

公开(公告)日：2006-09-21

申请号：US11085295

申请日：2005-03-21

申请人： Kuei-Shun Chen ,  Chin-Hsiang Lin ,  T. Lin ,  Chia-Hsiang Lin

发明人： Kuei-Shun Chen ,  Chin-Hsiang Lin ,  T. Lin ,  Chia-Hsiang Lin

IPC分类号： H01L21/4763 ,  B30B9/00

CPC分类号： H01L21/76819 ,  H01L21/76808

摘要： A method an apparatus for fabricating an interconnection structure. A substrate is provided with a dielectric layer thereon. The dielectric layer comprises at least one opening therein. A gap-filling material is applied on the substrate filling the at least one opening. The gap-filling material is planarized using a template to create a substantially planarized surface.

摘要翻译： 一种用于制造互连结构的装置的方法。 衬底上设置有介电层。 电介质层包括至少一个开口。 在填充至少一个开口的基板上施加间隙填充材料。 间隙填充材料使用模板进行平面化，以形成基本平坦的表面。

公开(公告)号：US08850369B2

公开(公告)日：2014-09-30

申请号：US13451605

申请日：2012-04-20

申请人： Yuan-Hsiang Lung ,  Kuei-Shun Chen ,  Meng-Wei Chen ,  Chia-Ying Lee

发明人： Yuan-Hsiang Lung ,  Kuei-Shun Chen ,  Meng-Wei Chen ,  Chia-Ying Lee

IPC分类号： G06F17/50

CPC分类号： H01L21/31144 ,  G03F1/70 ,  H01L21/76816

摘要： A method for optimizing masks used for forming conductive features and a method for creating the mask features on an IC device are disclosed. An exemplary embodiment includes receiving a design database including a plurality of conductive features. First and second features suitable for joining are identified from the plurality of conductive features. A joined feature corresponding to the first and the second features is characterized. A cut shape configured to separate the first and second features from the joined feature is also characterized. The joined feature is categorized into a first conductive mask, the cut shape is categorized into a cut mask, and a third feature is categorized into a second conductive mask. The categorized shapes and features of the first conductive mask, the second conductive mask, and the cut mask are provided for manufacturing a mask set corresponding to the categorized shapes and features.

摘要翻译： 公开了一种用于优化用于形成导电特征的掩模的方法和用于在IC器件上产生掩模特征的方法。 示例性实施例包括接收包括多个导电特征的设计数据库。 从多个导电特征中识别适合于接合的第一和第二特征。 表征与第一和第二特征对应的连接特征。 被配置为将第一和第二特征与接合的特征分离的切割形状也被表征。 连接的特征被分类为第一导电掩模，切割形状被分为切割掩模，第三特征被分类为第二导电掩模。 提供第一导电掩模，第二导电掩模和切割掩模的分类形状和特征，用于制造对应于分类形状和特征的掩模组。

公开(公告)号：US08132503B2

公开(公告)日：2012-03-13

申请号：US11927779

申请日：2007-10-30

申请人： Kuei-Shun Chen ,  Chin-Hsiang Lin ,  T. H. Lin ,  Chia-Hsiang Lin

发明人： Kuei-Shun Chen ,  Chin-Hsiang Lin ,  T. H. Lin ,  Chia-Hsiang Lin

IPC分类号： B30B9/28

CPC分类号： H01L21/76819 ,  H01L21/76808

摘要： A method an apparatus for fabricating an interconnection structure. A substrate is provided with a dielectric layer thereon. The dielectric layer comprises at least one opening therein. A gap-filling material is applied on the substrate filling the at least one opening. The gap-filling material is planarized using a template to create a substantially planarized surface.

摘要翻译： 一种用于制造互连结构的装置的方法。 衬底上设置有介电层。 电介质层包括至少一个开口。 在填充至少一个开口的基板上施加间隙填充材料。 间隙填充材料使用模板进行平面化，以形成基本平坦的表面。

公开(公告)号：US20080060534A1

公开(公告)日：2008-03-13

申请号：US11927779

申请日：2007-10-30

申请人： Kuei-Shun Chen ,  Chin-Hsiang Lin ,  T.H. Lin ,  Chia-Hsiang Lin

发明人： Kuei-Shun Chen ,  Chin-Hsiang Lin ,  T.H. Lin ,  Chia-Hsiang Lin

IPC分类号： B30B9/00

CPC分类号： H01L21/76819 ,  H01L21/76808

摘要： A method an apparatus for fabricating an interconnection structure. A substrate is provided with a dielectric layer thereon. The dielectric layer comprises at least one opening therein. A gap-filling material is applied on the substrate filling the at least one opening. The gap-filling material is planarized using a template to create a substantially planarized surface.

摘要翻译： 一种用于制造互连结构的装置的方法。 衬底上设置有介电层。 电介质层包括至少一个开口。 在填充至少一个开口的基板上施加间隙填充材料。 间隙填充材料使用模板进行平面化，以形成基本平坦的表面。

公开(公告)号：US07226873B2

公开(公告)日：2007-06-05

申请号：US10992668

申请日：2004-11-22

申请人： Yung-Sung Yen ,  Kuei-Shun Chen ,  Chia-Hsiang Lin ,  Lawrence Lin ,  Tsung Hsien Lin

发明人： Yung-Sung Yen ,  Kuei-Shun Chen ,  Chia-Hsiang Lin ,  Lawrence Lin ,  Tsung Hsien Lin

IPC分类号： H01L21/31 ,  H01L21/469

CPC分类号： H01L21/76808 ,  H01L21/02126 ,  H01L21/02164 ,  H01L21/312 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

摘要： An isotropic-diffusion filling method uses a thermal process on a result structure comprising a photoresist layer and an organic material layer to create a cross-linking layer there between, which minimizes step height differences between isolated and dense via-pattern regions for optimizing a subsequent trench process and simplifying process steps.

摘要翻译： 各向同性扩散填充方法对包括光致抗蚀剂层和有机材料层的结果结构使用热处理，以在其之间形成交联层，这使隔离和密集的通孔图案区域之间的步长差最小化，以优化随后的 沟槽工艺和简化工艺步骤。

公开(公告)号：US20070111109A1

公开(公告)日：2007-05-17

申请号：US11273140

申请日：2005-11-14

申请人： Yung-Sung Yen ,  Kuei-Shun Chen ,  Chien-Wen Lai ,  Cherng-Shyan Tsay

发明人： Yung-Sung Yen ,  Kuei-Shun Chen ,  Chien-Wen Lai ,  Cherng-Shyan Tsay

IPC分类号： G03F1/00

CPC分类号： G03F1/36

摘要： A photolithography mask includes a design feature located in an isolated or semi-isolated region of the mask and a plurality of parallel linear assist features disposed substantially perpendicular to the design feature. The plurality of parallel linear assist features may include a first series of parallel assist features disposed on a first side of the design feature and perpendicularly thereto, and a second series of parallel assist features disposed on a second side of the design feature and perpendicularly thereto

摘要翻译： 光刻掩模包括位于掩模的隔离或半隔离区域中的设计特征以及基本垂直于设计特征设置的多个平行线性辅助特征。 多个平行线性辅助特征可以包括设置在设计特征的第一侧并且垂直于其的第一系列平行辅助特征，以及设置在设计特征的第二侧上且垂直于其的第二系列平行辅助特征

公开(公告)号：US20060110941A1

公开(公告)日：2006-05-25

申请号：US10992668

申请日：2004-11-22

申请人： Yung-Sung Yen ,  Kuei-Shun Chen ,  Chia-Hsiang Lin ,  Lawrence Lin ,  T. Lin

发明人： Yung-Sung Yen ,  Kuei-Shun Chen ,  Chia-Hsiang Lin ,  Lawrence Lin ,  T. Lin

IPC分类号： H01L21/31

CPC分类号： H01L21/76808 ,  H01L21/02126 ,  H01L21/02164 ,  H01L21/312 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

摘要： An isotropic-diffusion filling method uses a thermal process on a result structure comprising a photoresist layer and an organic material layer to create a cross-linking layer there between, which minimizes step height differences between isolated and dense via-pattern regions for optimizing a subsequent trench process and simplifying process steps.

摘要翻译： 各向同性扩散填充方法对包括光致抗蚀剂层和有机材料层的结果结构使用热处理，以在其之间形成交联层，这使隔离和密集的通孔图案区域之间的步长差最小化，以优化随后的 沟槽工艺和简化工艺步骤。