公开(公告)号：US20110273919A1

公开(公告)日：2011-11-10

申请号：US12970416

申请日：2010-12-16

申请人： Myron Buer ,  Dechang Sun ,  Duane Jacobson ,  David William Knebelsberger ,  Kevin LeClair ,  Jan LeClair

发明人： Myron Buer ,  Dechang Sun ,  Duane Jacobson ,  David William Knebelsberger ,  Kevin LeClair ,  Jan LeClair

IPC分类号： G11C17/08

CPC分类号： G11C17/08 ,  G11C8/10 ,  G11C11/5692 ,  G11C17/12

摘要： Embodiments provide improved memory bitcells, memory arrays, and memory architectures. In an embodiment, a memory cell comprises a transistor having drain, source, and gate terminals; and a plurality of program nodes, with each of the program nodes charged to a pre-determined voltage and coupled to a respective one of a plurality of bit lines.

摘要翻译： 实施例提供改进的存储器位单元，存储器阵列和存储器架构。 在一个实施例中，存储单元包括具有漏极，源极和栅极端子的晶体管; 以及多个节目节点，其中每个节目节点充电到预定电压并且耦合到多个位线中的相应一个位线。

公开(公告)号：US20110242927A1

公开(公告)日：2011-10-06

申请号：US12970405

申请日：2010-12-16

申请人： Myron Buer ,  Brandon Bartz ,  Dechang Sun

发明人： Myron Buer ,  Brandon Bartz ,  Dechang Sun

IPC分类号： G11C8/10

CPC分类号： G11C17/08 ,  G11C8/10 ,  G11C11/5692 ,  G11C17/12

摘要： Decoder circuits capable of decoding encoded ROM memory are provided. Embodiments provide several improvements over prior solutions which rely primarily on CMOS logic (e.g., inverters). For example, embodiments provide faster decoding by limiting the number of decoding stages to a single stage. Further, embodiments allow the use of partial swing (as opposed to full swing) on the bit lines, which results in significant power reduction. This, in turn, results in reduced amounts of capacitor discharges when reading the data.

摘要翻译： 提供能够解码编码的ROM存储器的解码器电路。 实施例相对于先前依赖于CMOS逻辑（例如逆变器）的解决方案提供了若干改进。 例如，实施例通过将解码级的数量限制到单个级来提供更快的解码。 此外，实施例允许在位线上使用部分摆动（与全摆幅相反），这导致显着的功率降低。 这反过来导致读取数据时电容放电量减少。

公开(公告)号：US07609578B2

公开(公告)日：2009-10-27

申请号：US11933073

申请日：2007-10-31

申请人： Myron Buer ,  Jonathan Schmitt ,  Laurentiu Vasiliu

发明人： Myron Buer ,  Jonathan Schmitt ,  Laurentiu Vasiliu

IPC分类号： G11C17/18

CPC分类号： G11C17/18 ,  G11C11/419 ,  G11C17/146 ,  G11C17/16

摘要： A quad SRAM based one time programmable memory cell is provided. Prior to programming, the memory cell operates as an SRAM memory cell. After programming, the memory cell operates as a one-time programmable non-volatile memory cell. The memory cell includes a storage element coupled at a first side to a first upper fuse and a first lower fuse and coupled at a second side to a second upper fuse and a second lower fuse. When the first upper fuse and second lower fuse are programmed, the storage element outputs a first value. When the second upper fuse and first lower fuse are programmed, the storage element outputs a second value. After programming the upper fuse acts as a pull-up fuse and the lower fuse acts as a pull-down fuse hold the state of the cell.

摘要翻译： 提供了基于四位SRAM的一次性可编程存储单元。 在编程之前，存储单元作为SRAM存储单元工作。 在编程之后，存储器单元作为一次性可编程非易失性存储单元工作。 存储单元包括在第一侧耦合到第一上保险丝和第一下熔丝的存储元件，并且在第二侧耦合到第二上保险丝和第二下保险丝。 当第一上保险丝和第二下保险丝被编程时，存储元件输出第一值。 当第二上保险丝和第一下保险丝被编程时，存储元件输出第二值。 编程后，上保险丝作为上拉保险丝，下保险丝作为下拉保险丝保持电池的状态。

公开(公告)号：US07376022B2

公开(公告)日：2008-05-20

申请号：US11589115

申请日：2006-10-30

申请人： Douglas D. Smith ,  Myron Buer ,  Bassem F. Radieddine

发明人： Douglas D. Smith ,  Myron Buer ,  Bassem F. Radieddine

IPC分类号： G11C11/34

CPC分类号： G11C17/16

摘要： A one-time programmable device includes a controller, a protection system, a static storage element and a latch, which can be referred to as a latch-based one-time programmable (OTP) element. In one example, the static storage element includes a thin gate-oxide that acts as a resistance element, which, depending on whether its blown, sets the latch into one of two states.

摘要翻译： 一次性可编程设备包括控制器，保护系统，静态存储元件和锁存器，其可被称为基于锁存器的一次可编程（OTP）元件。 在一个示例中，静态存储元件包括用作电阻元件的薄栅极氧化物，其根据其是否被熔断将锁存器设置为两种状态之一。

公开(公告)号：US20080043509A1

公开(公告)日：2008-02-21

申请号：US11505744

申请日：2006-08-17

申请人： Jonathan Alois Schmitt ,  Laurentiu Vasiliu ,  Myron Buer

发明人： Jonathan Alois Schmitt ,  Laurentiu Vasiliu ,  Myron Buer

IPC分类号： H01L29/04 ,  H01L29/10 ,  G11C17/00 ,  H01L31/036

CPC分类号： G11C17/18 ,  G11C17/16 ,  H01L23/5252 ,  H01L27/112 ,  H01L27/11206 ,  H01L2924/0002 ,  H01L2924/00

摘要： Herein described is a method of implementing one or more native NMOS antifuses in an integrated circuit. Also described is a method for programming one or more native NMOS antifuses used within a memory device. The method further comprises verifying one or more states of the one or more native NMOS antifuses after the programming has been performed. In a representative embodiment, the one or more native NMOS antifuses are implemented by blocking the implantation of a dopant into a substrate of an integrated circuit. In a representative embodiment, an integrated circuit incorporates the use of one or more native NMOS antifuses. In a representative embodiment, the integrated circuit comprises a memory device, such as a one time programmable memory.

摘要翻译： 这里描述了在集成电路中实现一个或多个天然NMOS反熔丝的方法。 还描述了一种用于编程在存储器件内使用的一个或多个天然NMOS反熔丝的方法。 该方法还包括在执行编程之后验证一个或多个天然NMOS反熔丝的一个或多个状态。 在代表性的实施例中，通过阻挡将掺杂剂注入集成电路的衬底来实现一个或多个天然NMOS反熔丝。 在代表性的实施例中，集成电路结合使用一个或多个天然NMOS反熔丝。 在代表性的实施例中，集成电路包括诸如一次性可编程存储器之类的存储器件。

公开(公告)号：US06903993B2

公开(公告)日：2005-06-07

申请号：US10764239

申请日：2004-01-22

申请人： Douglas D. Smith ,  Myron Buer ,  Laurentiu Vasiliu ,  Bassem Radieddine

发明人： Douglas D. Smith ,  Myron Buer ,  Laurentiu Vasiliu ,  Bassem Radieddine

IPC分类号： G11C8/16 ,  G11C11/412 ,  G11C11/419 ,  G11C17/16 ,  G11C7/00

CPC分类号： G11C17/18 ,  G11C8/16 ,  G11C11/412 ,  G11C11/419 ,  G11C17/16

摘要： The present invention relates to a programmable memory device and a method of setting a state for a programmable memory device. In at least one embodiment, the memory device comprises at least a level shifter adapted to stand off a high programing voltage to at least one fuse element in the memory device, wherein the high programming voltage is used to set a state of the memory device.

摘要翻译： 本发明涉及一种可编程存储器件和一种设置可编程存储器件的状态的方法。 在至少一个实施例中，存储器件包括至少一个电平移位器，其适于将高编程电压抵消到存储器件中的至少一个熔丝元件，其中高编程电压用于设置存储器件的状态。

公开(公告)号：US06525955B1

公开(公告)日：2003-02-25

申请号：US10025132

申请日：2001-12-18

申请人： Douglas D. Smith ,  Myron Buer ,  Laurentiu Vasiliu ,  Bassem Radieddine

发明人： Douglas D. Smith ,  Myron Buer ,  Laurentiu Vasiliu ,  Bassem Radieddine

IPC分类号： G11C1700

CPC分类号： G11C17/18 ,  G11C8/16 ,  G11C11/412 ,  G11C11/419 ,  G11C17/16

摘要： The present invention relates to a one-time programmable memory cell and a method of setting a state for a one-time programmable memory cell. The memory cell includes a storage element adapted to store data and two thin gated fuses coupled to the storage element, adapted to set the state of the memory cell. A level shifter device is connected to the gated fuses and is adapted to stand off a high voltage when setting the state of the memory cell. At least one switch transistor is connected to at least the level shifter device and is adapted to select at least one of the gated fuses, enabling a high voltage to be communicated thereto, thus setting the state of the memory cell. A programming device is coupled to the storage element and is adapted to keep at least one of the gated fuses low when setting the state of the memory cell.

摘要翻译： 本发明涉及一次性可编程存储单元和一个可编程存储单元的状态设定方法。 存储单元包括适于存储数据的存储元件和耦合到存储元件的两个薄门控熔丝，适于设置存储单元的状态。 电平移位器装置连接到门控保险丝，并且在设置存储器单元的状态时适于高压放电。 至少一个开关晶体管连接到至少电平移位器装置，并且适于选择门控保险丝中的至少一个，使得能够将高电压传送到其中，从而设置存储器单元的状态。 编程设备耦合到存储元件，并且适于在设置存储器单元的状态时将门控保险丝中的至少一个保持在低电平。

公开(公告)号：US08659955B2

公开(公告)日：2014-02-25

申请号：US13213019

申请日：2011-08-18

申请人： Chulmin Jung ,  Myron Buer

发明人： Chulmin Jung ,  Myron Buer

IPC分类号： G11C7/00 ,  G11C7/10

CPC分类号： G11C7/1012 ,  G11C5/025 ,  G11C8/14 ,  G11C11/4085 ,  G11C11/4087

摘要： According to an exemplary embodiment, a memory array arrangement includes a plurality of word lines, where at least two of the plurality of word lines are concurrently active word lines. Each of the plurality of word lines drive at least one group of columns. The memory array arrangement also includes a multiplexer for coupling one memory cell in a selected group of columns to at least one of the plurality of sense amps, thereby achieving a reduced sense amp-to-column ratio. The memory array arrangement further includes a plurality of I/O buffers each corresponding to the at least one of the plurality of sense amps. The memory array arrangement thereby results in the plurality of word lines having reduced resistive and capacitive loading.

摘要翻译： 根据示例性实施例，存储器阵列布置包括多个字线，其中多条字线中的至少两条字线是同时有效的字线。 多个字线中的每一个驱动至少一组列。 存储器阵列布置还包括多路复用器，用于将所选择的列组中的一个存储器单元耦合到多个感测放大器中的至少一个，从而实现减小的读出放大比率。 存储器阵列布置还包括多个I / O缓冲器，每个I / O缓冲器对应于多个感测放大器中的至少一个。 因此，存储器阵列布置导致多个字线具有降低的电阻和电容负载。

公开(公告)号：US08094499B2

公开(公告)日：2012-01-10

申请号：US12109144

申请日：2008-04-24

申请人： Douglas D. Smith ,  Myron Buer ,  Bassem F. Radieddine

发明人： Douglas D. Smith ,  Myron Buer ,  Bassem F. Radieddine

IPC分类号： G11C11/34

CPC分类号： G11C17/16

摘要： A one-time programmable device includes a controller, a protection system, a static storage element and a latch, which can be referred to as a latch-based one-time programmable (OTP) element. In one example, the static storage element includes a thin gate-oxide that acts as a resistance element, which, depending on whether its blown, sets the latch into one of two states.

摘要翻译： 一次性可编程设备包括控制器，保护系统，静态存储元件和锁存器，其可被称为基于锁存器的一次可编程（OTP）元件。 在一个示例中，静态存储元件包括用作电阻元件的薄栅极氧化物，其根据其是否被熔断将锁存器设置为两种状态之一。

公开(公告)号：US08040748B2

公开(公告)日：2011-10-18

申请号：US12568430

申请日：2009-09-28

申请人： Myron Buer ,  Jonathan Schmitt ,  Laurentiu Vasiliu

发明人： Myron Buer ,  Jonathan Schmitt ,  Laurentiu Vasiliu

IPC分类号： G11C7/00

CPC分类号： G11C17/18 ,  G11C11/419 ,  G11C17/146 ,  G11C17/16

摘要： A differential latch-based one time programmable memory cell is provided. The differential latch-based one time programmable memory cell includes a differential latching amplifier having a first set of fuse devices coupled to the first input and a second set of fuse devices coupled to the second input. Only one set of fuse devices can be programmed in a memory cell. If one or more fuse devices in a set of fuse devices are programmed, the side having the programmed fuse will present a lower voltage at its input to the differential latching amplifier. Differential latching amplifier outputs a “0” or a “1” depending on the side having the programmed fuse.

摘要翻译： 提供基于差分锁存器的一次可编程存储器单元。 基于差分锁存器的一次性可编程存储器单元包括差分锁存放大器，其具有耦合到第一输入端的第一组熔丝器件和耦合到第二输入端的第二组熔丝器件。 只能在存储单元中编写一组熔丝器件。 如果一组熔丝器件中的一个或多个保险丝器件被编程，则具有编程保险丝的一侧将在其对差分锁存放大器的输入端呈现较低的电压。 差分锁存放大器根据编程保险丝的一侧输出“0”或“1”。