公开(公告)号：US09583603B2

公开(公告)日：2017-02-28

申请号：US13764523

申请日：2013-02-11

申请人： Rouying Zhan ,  Chai Ean Gill ,  William G. Cowden ,  Changsoo Hong

发明人： Rouying Zhan ,  Chai Ean Gill ,  William G. Cowden ,  Changsoo Hong

IPC分类号： H01L29/73 ,  H01L29/66 ,  H01L27/02 ,  H01L29/78 ,  H01L29/735 ,  H01L29/06

CPC分类号： H01L29/73 ,  H01L27/0277 ,  H01L29/0653 ,  H01L29/66325 ,  H01L29/735 ,  H01L29/7835

摘要： An electrostatic discharge (ESD) protection device includes a semiconductor substrate, a base region in the semiconductor substrate and having a first conductivity type, an emitter region in the base region and having a second conductivity type, a collector region in the semiconductor substrate, spaced from the base region, and having the second conductivity type, a breakdown trigger region having the second conductivity type, disposed laterally between the base region and the collector region to define a junction across which breakdown occurs to trigger the ESD protection device to shunt ESD discharge current, and a gate structure supported by the semiconductor substrate over the breakdown trigger region and electrically tied to the base region and the emitter region. The lateral width of the breakdown trigger region is configured to establish a voltage level at which the breakdown occurs.

摘要翻译： 静电放电（ESD）保护装置包括半导体衬底，半导体衬底中的基极区域，具有第一导电类型，基极区域中的发射极区域，具有第二导电类型，半导体衬底中的集电极区域间隔开 具有第二导电类型的具有第二导电类型的击穿触发区域横向设置在基极区域和集电极区域之间以限定发生击穿的结，以触发ESD保护装置以分流ESD放电 电流以及由击穿触发区域上的半导体衬底支撑并电连接到基极区域和发射极区域的栅极结构。 击穿触发区域的横向宽度被配置为建立发生击穿的电压电平。

公开(公告)号：US20140367830A1

公开(公告)日：2014-12-18

申请号：US13917580

申请日：2013-06-13

申请人： Rouying Zhan ,  Chai Ean Gill

发明人： Rouying Zhan ,  Chai Ean Gill

IPC分类号： H01L27/02 ,  H01L21/8222 ,  H01L27/082

CPC分类号： H01L27/0262 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/0649 ,  H01L29/0804 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/66234 ,  H02H9/046

摘要： An electrostatic discharge protection clamp includes a substrate and a first electrostatic discharge protection device over the substrate. The first electrostatic discharge protection device includes a buried layer over the substrate. The buried layer has a first region having a first doping concentration and a second region having a second doping concentration. The first doping concentration is greater than the second doping concentration. The first electrostatic discharge protection device includes a first transistor over the buried layer. The first transistor has an emitter coupled to a first cathode terminal of the electrostatic discharge protection clamp. The first electrostatic discharge protection device includes a second transistor over the buried layer. The second transistor has an emitter coupled to a first anode terminal of the electrostatic discharge protection clamp. A collector of the first transistor and a collector of the second transistor are over the first region of the buried layer.

摘要翻译： 静电放电保护夹具包括衬底和衬底上的第一静电放电保护器件。 第一静电放电保护器件包括衬底上的掩埋层。 掩埋层具有具有第一掺杂浓度的第一区域和具有第二掺杂浓度的第二区域。 第一掺杂浓度大于第二掺杂浓度。 第一静电放电保护器件包括在掩埋层上的第一晶体管。 第一晶体管具有耦合到静电放电保护钳的第一阴极端子的发射极。 第一静电放电保护器件包括在掩埋层上的第二晶体管。 第二晶体管具有耦合到静电放电保护夹的第一阳极端子的发射极。 第一晶体管的集电极和第二晶体管的集电极在掩埋层的第一区域之上。

公开(公告)号：US07723823B2

公开(公告)日：2010-05-25

申请号：US12178800

申请日：2008-07-24

申请人： Chai Ean Gill ,  Changsoo Hong ,  James D. Whitfield ,  Rouying Zhan

发明人： Chai Ean Gill ,  Changsoo Hong ,  James D. Whitfield ,  Rouying Zhan

IPC分类号： H01L23/62

CPC分类号： H01L27/0259 ,  H01L29/735 ,  H01L29/861

摘要： An improved lateral bipolar electrostatic discharge (ESD) protection device (40) comprises a semiconductor (SC) substrate (42), an overlying epitaxial SC layer (44), emitter-collector regions (48, 50) laterally spaced apart by a first distance (52) in the SC layer, a base region (54) adjacent the emitter region (48) extending laterally toward and separated from the collector region (50) by a base-collector spacing (56) that is selected to set the desired trigger voltage Vt1. By providing a buried layer region (49) under the emitter region (48) Ohmically coupled thereto, but not providing a comparable buried layer region (51) under the collector region (50), an asymmetrical structure is obtained in which the DC trigger voltage (Vt1DC) and transient trigger voltage (Vt1TR) are closely matched so that |Vt1TR−Vt1DC|˜0. This close matching increases the design margin and provides a higher performance ESD device (40) that is less sensitive to process variations, thereby improving manufacturing yield and reducing cost.

摘要翻译： 改进的侧向双极性静电放电（ESD）保护装置（40）包括半导体（SC）衬底（42），上覆外延SC层（44），发射极 - 集电区域（48,50），横向间隔开第一距离 （52），邻近所述发射极区域（48）的基极区域（54），所述基极区域（54）通过基极 - 集电极间隔（56）侧向朝向并且与所述集电极区域（50）分离，所述基极集电极间隔（56）被选择以设定所述期望的触发 电压Vt1。 通过在发射极区域（48）的下方设置一个掩埋层区域（49），所述掩埋层区域（49）与其集电极区域（50）的欧姆耦合，但不提供可比较的掩埋层区域（51），获得非对称结构，其中直流触发电压 （Vt1DC）和瞬态触发电压（Vt1TR）紧密匹配，使得| Vt1TR-Vt1DC | ~0。 这种紧密匹配增加了设计裕度，并提供了对工艺变化不那么敏感的更高性能的ESD器件（40），从而提高了制造产量并降低了成本。

公开(公告)号：US20090273867A1

公开(公告)日：2009-11-05

申请号：US12112209

申请日：2008-04-30

申请人： James D. Whitfield ,  Chai Ean Gill ,  Abhijat Goyal ,  Rouying Zhan

发明人： James D. Whitfield ,  Chai Ean Gill ,  Abhijat Goyal ,  Rouying Zhan

IPC分类号： H02H9/04

CPC分类号： H01L27/0248

摘要： An electrostatic discharge (ESD) clamp (41, 51, 61, 71, 81, 91), coupled across input-output (I/O) (22) and common (GND) (23) terminals of a protected semiconductor SC device or IC (24), comprises, an ESD transistor (ESDT) (25) with source-drain (26, 27) coupled between the GND (23) and I/O (22), a first resistor (30) coupled between gate (28) and source (26) and a second resistor (30) coupled between ESDT body (29) and source (26). Paralleling the resistors (30, 32) are control transistors (35, 35′) with gates (38, 38′) coupled to one or more bias supplies Vb, Vb′. The main power rail (Vdd) of the device or IC (24) is a convenient source for Vb, Vb′. When the Vdd is off during shipment, handling, equipment assembly, etc., the ESD trigger voltage Vt1 is low, thereby providing maximum ESD protection when ESD risk is high. When Vdd is energized, Vt1 rises to a value large enough to avoid interference with normal circuit operation but still protect from ESD events. Parasitic leakage through the ESDT (25) during normal operation is much reduced.

摘要翻译： 被保护半导体SC器件的输入输出（I / O）（22）和公共（GND）（23）端子耦合的静电放电（ESD）钳位（41,41,61,71,81,91） IC（24）包括耦合在GND（23）和I / O（22）之间的源极 - 漏极（26,27）的ESD晶体管（ESDT）（25），耦合在栅极 28）和源极（26）和耦合在ESDT体（29）和源极（26）之间的第二电阻器（30）。 并联电阻器（30,32）是与一个或多个偏置电源Vb，Vb'耦合的门（38,38'）的控制晶体管（35,35'）。 设备或IC（24）的主电源轨（Vdd）是Vb，Vb'的方便源。 当Vdd在装运，处理，设备组装等时关闭时，ESD触发电压Vt1为低，从而在ESD风险高时提供最大的ESD保护。 当Vdd通电时，Vt1上升到足够大的值，以避免与正常电路操作的干扰，但仍然保护ESD事件。 在正常运行期间通过ESDT（25）的寄生泄漏大大减少。

公开(公告)号：US09287255B2

公开(公告)日：2016-03-15

申请号：US14327191

申请日：2014-07-09

申请人： Rouying Zhan ,  Chai Ean Gill

发明人： Rouying Zhan ,  Chai Ean Gill

IPC分类号： H01L29/73 ,  H01L27/02 ,  H01L21/84 ,  H01L27/12 ,  H01L29/08 ,  H01L29/06 ,  H01L21/8222 ,  H01L21/265

CPC分类号： H01L27/0259 ,  H01L21/26513 ,  H01L29/0649 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/732

摘要： ESD protection device structures and related fabrication methods are provided. An exemplary semiconductor protection device includes a first base well region having a first conductivity type, a collector region of the opposite conductivity type, and a second base well region having a dopant concentration greater than the first base well region, and a portion of the second base well region is disposed between the first base well region and the collector region. A third base well region with a different dopant concentration is disposed between the collector region and the second base well region. At least a portion of the first base well region is disposed between a base contact region and an emitter region within the second base well region.

摘要翻译： 提供ESD保护器件结构及相关制造方法。 示例性的半导体保护装置包括具有第一导电类型的第一基极阱区域，具有相反导电类型的集电极区域和具有大于第一基极阱区域的掺杂剂浓度的第二基极阱区域，以及第二基极阱区域的一部分 基极区域设置在第一基极阱区域和集电极区域之间。 具有不同掺杂浓度的第三基极阱区域设置在集电极区域和第二基极阱区域之间。 第一基极阱区域的至少一部分设置在第二基极阱区域内的基极接触区域和发射极区域之间。

公开(公告)号：US20140225156A1

公开(公告)日：2014-08-14

申请号：US13764523

申请日：2013-02-11

申请人： Rouying Zhan ,  Chai Ean Gill ,  William G. Cowden ,  Changsoo Hong

发明人： Rouying Zhan ,  Chai Ean Gill ,  William G. Cowden ,  Changsoo Hong

IPC分类号： H01L27/02 ,  H01L29/66 ,  H01L29/73

CPC分类号： H01L29/73 ,  H01L27/0277 ,  H01L29/0653 ,  H01L29/66325 ,  H01L29/735 ,  H01L29/7835

摘要： An electrostatic discharge (ESD) protection device includes a semiconductor substrate, a base region in the semiconductor substrate and having a first conductivity type, an emitter region in the base region and having a second conductivity type, a collector region in the semiconductor substrate, spaced from the base region, and having the second conductivity type, a breakdown trigger region having the second conductivity type, disposed laterally between the base region and the collector region to define a junction across which breakdown occurs to trigger the ESD protection device to shunt ESD discharge current, and a gate structure supported by the semiconductor substrate over the breakdown trigger region and electrically tied to the base region and the emitter region. The lateral width of the breakdown trigger region is configured to establish a voltage level at which the breakdown occurs.

摘要翻译： 静电放电（ESD）保护装置包括半导体衬底，半导体衬底中的基极区域，具有第一导电类型，基极区域中的发射极区域，具有第二导电类型，半导体衬底中的集电极区域间隔开 具有第二导电类型的具有第二导电类型的击穿触发区域横向设置在基极区域和集电极区域之间以限定发生击穿的结，以触发ESD保护装置以分流ESD放电 电流以及由击穿触发区域上的半导体衬底支撑并电连接到基极区域和发射极区域的栅极结构。 击穿触发区域的横向宽度被配置成建立发生击穿的电压电平。

公开(公告)号：US08743516B2

公开(公告)日：2014-06-03

申请号：US13451312

申请日：2012-04-19

申请人： Chai Ean Gill ,  Rouying Zhan

发明人： Chai Ean Gill ,  Rouying Zhan

IPC分类号： H02H9/00 ,  H02H9/04 ,  H01L27/02

CPC分类号： H01L27/0259 ,  H02H9/041

摘要： An area-efficient, high voltage, dual polarity ESD protection device (200) is provided for protecting multiple pins (30, 40) against ESD events by using a plurality of stacked NPN devices (38, 48, 39) which have separately controllable breakdown voltages and which share one or common NPN devices (39), thereby reducing the footprint of the high voltage ESD protection circuits without reducing robustness and functionality.

摘要翻译： 提供了一种区域高效，高电压，双极性ESD保护装置（200），用于通过使用多个堆叠的NPN装置（38,48,39）来保护多个针脚（30,40）免受ESD事件的影响，这些NPN装置具有分别可控的击穿 电压并且共享一个或公共NPN器件（39），从而减少高压ESD保护电路的覆盖，而不降低鲁棒性和功能性。

公开(公告)号：US09177952B2

公开(公告)日：2015-11-03

申请号：US14053716

申请日：2013-10-15

申请人： Rouying Zhan ,  Chai Ean Gill ,  Changsoo Hong ,  Michael H. Kaneshiro

发明人： Rouying Zhan ,  Chai Ean Gill ,  Changsoo Hong ,  Michael H. Kaneshiro

IPC分类号： H01L29/74 ,  H01L29/747 ,  H01L29/00 ,  H01L21/331 ,  H01L27/082 ,  H01L29/73 ,  H01L27/02 ,  H01L29/66 ,  H01L23/60

CPC分类号： H01L27/0259 ,  H01L23/60 ,  H01L27/0248 ,  H01L27/0262 ,  H01L27/082 ,  H01L29/0649 ,  H01L29/0808 ,  H01L29/0821 ,  H01L29/1008 ,  H01L29/66234 ,  H01L29/6625 ,  H01L29/73 ,  H01L29/7317 ,  H01L2924/0002 ,  H01L2924/00

摘要： An electrostatic discharge (ESD) protection device includes a semiconductor substrate comprising a buried insulator layer and a semiconductor layer over the buried insulator layer having a first conductivity type, and first and second bipolar transistor devices disposed in the semiconductor layer, laterally spaced from one another, and sharing a common collector region having a second conductivity type. The first and second bipolar transistor devices are configured in an asymmetrical arrangement in which the second bipolar transistor device includes a buried doped layer having the second conductivity type and extending along the buried insulator layer from the common collector region across a device area of the second bipolar transistor device.

摘要翻译： 静电放电（ESD）保护装置包括半导体衬底，该半导体衬底包括掩埋绝缘体层和在具有第一导电类型的掩埋绝缘体层上的半导体层，以及设置在半导体层中的彼此横向间隔开的第一和第二双极晶体管器件 并且共享具有第二导电类型的公共收集器区域。 第一和第二双极晶体管器件被配置成非对称布置，其中第二双极晶体管器件包括具有第二导电类型的掩埋掺杂层，并且沿着埋在绝缘体层的跨第二极二极管的器件区域的公共集电极区域延伸 晶体管器件。

公开(公告)号：US08432654B2

公开(公告)日：2013-04-30

申请号：US13612466

申请日：2012-09-12

申请人： James D. Whitfield ,  Chai Ean Gill ,  Abhijat Goyal ,  Rouying Zhan

发明人： James D. Whitfield ,  Chai Ean Gill ,  Abhijat Goyal ,  Rouying Zhan

IPC分类号： H02H9/00

CPC分类号： H01L27/0248

摘要： An electrostatic discharge (ESD) clamp, coupled across input-output (I/O) and common (GND) terminals of a protected semiconductor device or integrated circuit is provided. One ESD clamp comprises an ESD transistor (ESDT) with source-drain coupled between the GND and I/O terminals, a first resistor coupled between the gate and source and a second resistor coupled between the ESDT body and source. Paralleling the resistors are control transistors with gates coupled to one or more bias supplies Vb, Vb′. The main power rail (Vdd) of the device or IC is a convenient source for Vb, Vb′. When the Vdd is off during shipment, handling, equipment assembly, etc., the ESD trigger voltage Vt1 is low, thereby providing maximum ESD protection when ESD risk is high. When Vdd is energized, Vt1 rises to a value large enough to avoid interference with normal circuit operation but still protect from ESD events.

摘要翻译： 提供了耦合在受保护的半导体器件或集成电路的输入输出（I / O）和公共（GND）端子之间的静电放电（ESD）钳位。 一个ESD钳位包括源极 - 漏极耦合在GND和I / O端子之间的ESD晶体管（ESDT），耦合在栅极和源极之间的第一个电阻器和耦合在ESDT体和源极之间的第二个电阻器。 并联电阻器是控制晶体管，其栅极耦合到一个或多个偏置电源Vb，Vb'。 设备或IC的主电源轨（Vdd）是Vb，Vb'的方便源。 当Vdd在装运，处理，设备组装等时关闭时，ESD触发电压Vt1为低，从而在ESD风险高时提供最大的ESD保护。 当Vdd通电时，Vt1上升到足够大的值，以避免与正常电路操作的干扰，但仍然保护ESD事件。

公开(公告)号：US09018072B2

公开(公告)日：2015-04-28

申请号：US14168813

申请日：2014-01-30

申请人： Amaury Gendron ,  Chai Ean Gill ,  Changsoo Hong

发明人： Amaury Gendron ,  Chai Ean Gill ,  Changsoo Hong

IPC分类号： H01L21/331 ,  H01L29/66 ,  H01L27/02 ,  H01L29/735 ,  H01L29/08

CPC分类号： H01L29/66234 ,  H01L27/0259 ,  H01L29/0821 ,  H01L29/6625 ,  H01L29/735

摘要： An electrostatic discharge (ESD) protection clamp (21, 21′, 70, 700) for protecting associated devices or circuits (24), comprises a bipolar transistors (21, 21′, 70, 700) in which doping of facing base (75) and collector (86) regions is arranged so that avalanche breakdown occurs preferentially within a portion (84, 85) of the base region (74, 75) of the device (70, 700) away from the overlying dielectric-semiconductor interface (791). Maximum variations (ΔVt1)MAX of ESD triggering voltage Vt1 as a function of base-collector spacing dimensions D due, for example, to different azimuthal orientations of transistors (21, 21′, 70, 700) on a semiconductor die or wafer is much reduced. Triggering voltage consistency and manufacturing yield are improved.

摘要翻译： 一种用于保护相关器件或电路（24）的静电放电（ESD）保护钳（21,21'，70,700），包括双极晶体管（21,21'，70,700），其中面向基底（75 ）和集电极（86）区域布置成使得雪崩击穿优先地位于远离上覆电介质 - 半导体界面（791）的器件（70,700）的基极区域（74,75）的部分（84,85）内 ）。 作为基极 - 集电极间距尺寸D的函数的ESD触发电压Vt1的最大变化（＆Dgr; Vt1）MAX的最大值（例如，由半导体晶粒或晶片上的晶体管（21,21'，70,700）的不同方位取向） 大大减少。 触发电压一致性和制造产量提高。