公开(公告)号：US08177989B2

公开(公告)日：2012-05-15

申请号：US11889234

申请日：2007-08-10

申请人： Feng-Yuan Gan ,  Han-Tu Lin ,  Kuo-Yuan Tu

发明人： Feng-Yuan Gan ,  Han-Tu Lin ,  Kuo-Yuan Tu

IPC分类号： C30B33/00

CPC分类号： C23C14/185 ,  B32B15/00 ,  C03C17/36 ,  C03C17/3607 ,  C03C17/3618 ,  C03C17/3626 ,  C03C17/3649 ,  C03C17/3671 ,  C23C14/024 ,  C23C14/0641 ,  G02F1/136286 ,  H01L27/124 ,  H01L29/4908 ,  H05K1/0306 ,  H05K3/388 ,  Y10S438/974 ,  Y10T428/24917 ,  Y10T428/24926

摘要： A copper conducting wire structure is for use in the thin-film-transistor liquid crystal display (LCD) device. The copper conducting wire structure includes at least a buffer layer and a copper layer. A fabricating method of the copper conducting wire structure includes the following steps. At first, a glass substrate is provided. Next, the buffer layer is formed on the glass substrate. The buffer layer is comprised of a copper nitride. At last, the copper layer is formed on the buffer layer.

摘要翻译： 铜导线结构用于薄膜晶体管液晶显示（LCD）装置。 铜导线结构至少包括缓冲层和铜层。 铜导线结构的制造方法包括以下步骤。 首先，提供玻璃基板。 接着，在玻璃基板上形成缓冲层。 缓冲层由氮化铜组成。 最后，在缓冲层上形成铜层。

公开(公告)号：US20060111244A1

公开(公告)日：2006-05-25

申请号：US11143698

申请日：2005-06-02

申请人： Feng-Yuan Gan ,  Han-Tu Lin

发明人： Feng-Yuan Gan ,  Han-Tu Lin

IPC分类号： H01L39/14

CPC分类号： H01L29/66765 ,  H01L29/4908

摘要： A fabrication method of thin film transistor. A patterned gate is formed on an insulator substrate. A buffer layer is formed on the insulating substrate. The patterned gate is formed by plasma enhanced chemical vapor deposition (PECVD) using a mixture of silane, argon, nitrogen to serve as reactants at a temperature of approximately 20-200° C. A gate insulating layer is formed on the buffer layer. A semiconductor layer is formed on the gate insulating layer. A source/drain layer is formed on the semiconductor layer. The buffer layer protects the metal gate from damage during subsequent plasma enhanced chemical vapor deposition.

摘要翻译： 薄膜晶体管的制造方法。 图案化栅极形成在绝缘体基板上。 在绝缘基板上形成缓冲层。 图案化的栅极通过使用硅烷，氩，氮的混合物的等离子体增强化学气相沉积（PECVD）形成，以在约20-200℃的温度下用作反应物。在缓冲层上形成栅极绝缘层。 在栅极绝缘层上形成半导体层。 源极/漏极层形成在半导体层上。 缓冲层在随后的等离子体增强化学气相沉积期间保护金属栅极免受损坏。

公开(公告)号：US20060110871A1

公开(公告)日：2006-05-25

申请号：US11142930

申请日：2005-06-02

申请人： Feng-Yuan Gan ,  Han-Tu Lin

发明人： Feng-Yuan Gan ,  Han-Tu Lin

IPC分类号： H01L21/8234

CPC分类号： H01L29/66765 ,  H01L29/42384 ,  H01L29/4908

摘要： Fabrication methods for thin film transistors. A metal gate stack structure is formed on an insulating substrate. The substrate is performed using thermal annealing to create an oxide layer on the sidewalls of the metal gate stack structure. A gate insulating layer is formed on the substrate covering the metal gate stack structure. A semiconductor layer is formed on the gate insulating layer. A source/drain layer is formed on the semiconductor.

摘要翻译： 薄膜晶体管的制造方法。 在绝缘基板上形成金属栅堆叠结构。 使用热退火进行衬底，以在金属栅极堆叠结构的侧壁上产生氧化物层。 在覆盖金属栅堆叠结构的基板上形成栅极绝缘层。 在栅极绝缘层上形成半导体层。 在半导体上形成源极/漏极层。

公开(公告)号：US20060110866A1

公开(公告)日：2006-05-25

申请号：US11142928

申请日：2005-06-02

申请人： Feng-Yuan Gan ,  Han-Tu Lin

发明人： Feng-Yuan Gan ,  Han-Tu Lin

IPC分类号： H01L21/00

CPC分类号： H01L29/66765 ,  G02F2001/136295 ,  H01L29/4908

摘要： Thin film transistor fabrication methods. A gate electrode is formed on a substrate. The surface of metal gate is subjected to a hydrogen plasma treatment to remove a native oxide formed thereon. A nitride layer as a buffer layer is formed to cover the metal gate. A gate insulating layer is formed on the buffer layer. A semiconductor layer is formed on the gate insulating layer. A source/drain layer is formed on the semiconductor layer. The buffer layer prevents the metal gate from damage in subsequent plasma enhanced chemical vapor deposition processes.

摘要翻译： 薄膜晶体管制造方法。 在基板上形成栅电极。 对金属栅极的表面进行氢等离子体处理以除去其上形成的天然氧化物。 形成作为缓冲层的氮化物层以覆盖金属栅极。 在缓冲层上形成栅极绝缘层。 在栅极绝缘层上形成半导体层。 源极/漏极层形成在半导体层上。 缓冲层防止金属栅极在随后的等离子体增强化学气相沉积工艺中损坏。

公开(公告)号：US20060110862A1

公开(公告)日：2006-05-25

申请号：US11142931

申请日：2005-06-02

申请人： Feng-Yuan Gan ,  Han-Tu Lin

发明人： Feng-Yuan Gan ,  Han-Tu Lin

IPC分类号： H01L21/84

CPC分类号： H01L29/66765 ,  H01L29/4908 ,  H01L29/78669

摘要： A method of forming a thin film transistor comprising a deposition procedure of a microcrystal material layer and performing a plasma treatment procedure. The deposition procedure and the plasma treatment procedure are repeated. A buffer layer is thus formed on the gate electrode.

摘要翻译： 一种形成薄膜晶体管的方法，包括微晶材料层的沉积程序并执行等离子体处理程序。 重复沉积程序和等离子体处理程序。 因此，在栅电极上形成缓冲层。

公开(公告)号：US20110101459A1

公开(公告)日：2011-05-05

申请号：US13005349

申请日：2011-01-12

申请人： Feng-Yuan Gan ,  Han-Tu Lin

发明人： Feng-Yuan Gan ,  Han-Tu Lin

IPC分类号： H01L27/12 ,  H01L21/336

CPC分类号： H01L29/66765 ,  H01L29/4908 ,  H01L29/78603

摘要： Thin film transistors and fabrication methods thereof. A gate is formed overlying a portion of a substrate. A first vanadium oxide layer formed overlying the gate and the substrate. A gate-insulating layer is formed overlying the first vanadium oxide layer. A semiconductor layer is formed on a portion of the gate-insulating layer. A source and a drain are formed on a portion of the semiconductor layer.

摘要翻译： 薄膜晶体管及其制造方法。 形成覆盖衬底的一部分的栅极。 形成在栅极和衬底上的第一氧化钒层。 形成覆盖第一氧化钒层的栅极绝缘层。 半导体层形成在栅极绝缘层的一部分上。 源极和漏极形成在半导体层的一部分上。

公开(公告)号：US07898721B2

公开(公告)日：2011-03-01

申请号：US11030526

申请日：2005-01-06

申请人： Feng-Yuan Gan ,  Han-Tu Lin ,  Jia-Fam Wong

发明人： Feng-Yuan Gan ,  Han-Tu Lin ,  Jia-Fam Wong

IPC分类号： G02B26/00

CPC分类号： G09G3/3466 ,  G09G2310/0275 ,  G09G2320/041

摘要： A driving voltage adjusting device for a microelectromechanical optical (MEMO) device. The adjusting device comprises a parameter generator and a driving device. The driving device outputs an adjusting driving voltage to the MEMO device to a parameter from the parameter generator.

摘要翻译： 一种用于微机电光学（MEMO）装置的驱动电压调节装置。 调节装置包括参数发生器和驱动装置。 驱动装置向MEMO装置输出调整驱动电压到参数发生器的参数。

公开(公告)号：US07777231B2

公开(公告)日：2010-08-17

申请号：US12432735

申请日：2009-04-29

申请人： Feng-Yuan Gan ,  Han-Tu Lin

发明人： Feng-Yuan Gan ,  Han-Tu Lin

IPC分类号： H01L21/02

CPC分类号： H01L29/66765 ,  H01L29/4908 ,  H01L29/78609

摘要： A method for forming a thin film transistor on a substrate is disclosed. A gate electrode and a gate insulation layer are disposed on a surface of the substrate. A deposition process is performed by utilizing hydrogen diluted silane to form a silicon-contained thin film on the gate insulation layer first. A hydrogen plasma etching process is thereafter performed. The deposition process and the etching process are repeated for at least one time to form an interface layer. Finally, an amorphous silicon layer, n+ doped Si layers, a source electrode, and a drain electrode are formed on the interface layer.

摘要翻译： 公开了一种在衬底上形成薄膜晶体管的方法。 栅电极和栅极绝缘层设置在基板的表面上。 首先通过利用氢稀释的硅烷在栅极绝缘层上形成含硅薄膜来进行沉积工艺。 此后执行氢等离子体蚀刻工艺。 重复沉积工艺和蚀刻工艺至少一次以形成界面层。 最后，在界面层上形成非晶硅层，n +掺杂Si层，源电极和漏电极。

公开(公告)号：US20090212289A1

公开(公告)日：2009-08-27

申请号：US12432735

申请日：2009-04-29

申请人： Feng-Yuan Gan ,  Han-Tu Lin

发明人： Feng-Yuan Gan ,  Han-Tu Lin

IPC分类号： H01L29/786

CPC分类号： H01L29/66765 ,  H01L29/4908 ,  H01L29/78609

摘要： A method for forming a thin film transistor on a substrate is disclosed. A gate electrode and a gate insulation layer are disposed on a surface of the substrate. A deposition process is performed by utilizing hydrogen diluted silane to form a silicon-contained thin film on the gate insulation layer first. A hydrogen plasma etching process is thereafter performed. The deposition process and the etching process are repeated for at least one time to form an interface layer. Finally, an amorphous silicon layer, n+ doped Si layers, a source electrode, and a drain electrode are formed on the interface layer.

摘要翻译： 公开了一种在衬底上形成薄膜晶体管的方法。 栅电极和栅极绝缘层设置在基板的表面上。 首先通过利用氢稀释的硅烷在栅极绝缘层上形成含硅薄膜来进行沉积工艺。 此后执行氢等离子体蚀刻工艺。 重复沉积工艺和蚀刻工艺至少一次以形成界面层。 最后，在界面层上形成非晶硅层，n +掺杂Si层，源电极和漏电极。

公开(公告)号：US07541229B2

公开(公告)日：2009-06-02

申请号：US10904377

申请日：2004-11-07

申请人： Feng-Yuan Gan ,  Han-Tu Lin

发明人： Feng-Yuan Gan ,  Han-Tu Lin

IPC分类号： H01L21/00 ,  H01L21/84

CPC分类号： H01L29/66765 ,  H01L29/4908 ,  H01L29/78609

摘要： A method for forming a thin film transistor on a substrate is disclosed. A gate electrode and a gate insulation layer are disposed on a surface of the substrate. A deposition process is performed by utilizing hydrogen diluted silane to form a silicon-contained thin film on the gate insulation layer first. A hydrogen plasma etching process is thereafter performed. The deposition process and the etching process are repeated for at least one time to form an interface layer. Finally, an amorphous silicon layer, n+ doped Si layers, a source electrode, and a drain electrode are formed on the interface layer.

摘要翻译： 公开了一种在衬底上形成薄膜晶体管的方法。 栅电极和栅极绝缘层设置在基板的表面上。 首先通过利用氢稀释的硅烷在栅极绝缘层上形成含硅薄膜来进行沉积工艺。 此后执行氢等离子体蚀刻工艺。 重复沉积工艺和蚀刻工艺至少一次以形成界面层。 最后，在界面层上形成非晶硅层，n +掺杂Si层，源电极和漏电极。