公开(公告)号：US07684277B2

公开(公告)日：2010-03-23

申请号：US11613949

申请日：2006-12-20

申请人： Gunther Lehmann ,  Michael Diel ,  Mario Di Ronza

发明人： Gunther Lehmann ,  Michael Diel ,  Mario Di Ronza

IPC分类号： G11C5/14

CPC分类号： G11C17/18 ,  G11C5/14

摘要： Embodiments of the invention provide a memory device comprising a non-volatile memory element, a read-out circuit for reading out an item of memory information stored in the memory element, a switching unit, by means of which a supply voltage can be applied to the read-out circuit, and a control unit, which has the capability of controlling the switching unit in a manner dependent on the memory information stored in the memory element.

摘要翻译： 本发明的实施例提供了一种存储器件，其包括非易失性存储元件，用于读出存储在存储元件中的存储器信息项的读出电路，开关单元，通过该开关单元可以将电源电压施加到 读出电路和控制单元，其具有以取决于存储在存储元件中的存储器信息的方式来控制切换单元的能力。

公开(公告)号：US20080031054A1

公开(公告)日：2008-02-07

申请号：US11803852

申请日：2007-05-16

申请人： Gunther Lehmann ,  Yannick Martelloni ,  Jean-Yves Larguier ,  Gupta Siddharth

发明人： Gunther Lehmann ,  Yannick Martelloni ,  Jean-Yves Larguier ,  Gupta Siddharth

IPC分类号： G11C7/10

CPC分类号： G11C7/065 ,  G11C7/062 ,  G11C7/067 ,  G11C7/14 ,  G11C17/12

摘要： A read-out circuit for or in a ROM memory, comprises an input, a comparator circuit, a threshold setting, and a control signal generator for driving the threshold setting generator. A read signal can be coupled into the input. The read signal, depending on the information contained in the read signal, comprises a high signal level relative to a reference potential or a low signal level relative to a reference potential. The comparator circuit compares the read signal with a settable threshold, the threshold setting circuit is designed for setting the threshold of the comparator circuit relative to the high and low signal levels, and the control signal generator generates a control signal similar to the read signal.

摘要翻译： 用于或在ROM存储器中的读出电路包括用于驱动阈值设置发生器的输入，比较器电路，阈值设置和控制信号发生器。 读信号可以耦合到输入端。 取决于读取信号中包含的信息的读取信号包括相对于参考电位的高信号电平或相对于参考电位的低信号电平。 比较器电路将读取信号与可设置的阈值进行比较，阈值设置电路被设计用于相对于高和低信号电平设置比较器电路的阈值，并且控制信号发生器产生类似于读取信号的控制信号。

公开(公告)号：US20070165466A1

公开(公告)日：2007-07-19

申请号：US11613949

申请日：2006-12-20

申请人： Gunther Lehmann ,  Michael Diel ,  Mario Di Ronza

发明人： Gunther Lehmann ,  Michael Diel ,  Mario Di Ronza

IPC分类号： G11C29/00

CPC分类号： G11C17/18 ,  G11C5/14

摘要： The invention relates to a memory device comprising a non-volatile memory element, a read-out circuit for reading out an item of memory information stored in the memory element, a switching unit, by means of which a supply voltage can be applied to the read-out circuit, and a control unit, which has the capability of controlling the switching unit in a manner dependent on the memory information stored in the memory element.

摘要翻译： 本发明涉及一种包括非易失性存储元件的存储器件，用于读出存储在存储元件中的存储器信息的读出电路，一个开关单元，通过该开关单元可以将电源电压施加到 读出电路和控制单元，其具有以取决于存储在存储元件中的存储器信息的方式控制切换单元的能力。

公开(公告)号：US06882202B2

公开(公告)日：2005-04-19

申请号：US10347727

申请日：2003-01-21

申请人： Gunther Lehmann ,  Norman Robson

发明人： Gunther Lehmann ,  Norman Robson

IPC分类号： G11C17/16 ,  G11C29/02 ,  G11C29/08 ,  H03B3/356

CPC分类号： G11C29/027 ,  G11C17/16 ,  G11C29/02 ,  G11C29/08

摘要： A multiple trip point fuse latch device and method is disclosed. Multiple read inputs to a fuse latch enable the altering of the resistive trip point of the fuse latch. A multiple trip point fuse latch may be combined with a slave latch to form a master-slave flip-flop, and multiple master-slave flip-flops may be connected in series to form a shift register. Changing the trip point permits the use of a test procedure that may analyze the margins of a fuse latch during the fuse read operation.

摘要翻译： 公开了一种多跳点熔丝锁定装置和方法。 保险丝锁存器的多个读取输入使得可以改变保险丝锁存器的电阻性跳变点。 多跳点熔丝锁存器可以与从锁存器组合以形成主从触发器，并且多个主从触发器可以串联连接以形成移位寄存器。 改变跳闸点允许使用可在熔丝读取操作期间分析熔丝锁存器的余量的测试程序。

公开(公告)号：US06642602B2

公开(公告)日：2003-11-04

申请号：US10017036

申请日：2001-12-14

申请人： Gunther Lehmann ,  Ulrich Frey ,  Oliver Weinfurtner

发明人： Gunther Lehmann ,  Ulrich Frey ,  Oliver Weinfurtner

IPC分类号： H01L2900

CPC分类号： G11C17/18

摘要： An anti-fuse system composed of a multiplicity of anti-fuse circuits (24, 26, 28, N) connected across a voltage source (10) by a pair of conductors (16, 18). Each anti-fuse circuit comprising an anti-fuse (30) connected in a series with a blow or control transistor (36) and a control circuit (44) for monitoring the status of the anti-fuse (30), Control circuit (44) provides an “on” signal to the gate (38) of control transistor (36) only when a_“select_” signal is received at an input (46) of control circuit (44) and if anti-fuse (30) has not been blown. After the anti-fuse (30) is blown, control circuit (44) turns off the control transistor (36) thereby providing a constant power source voltage across each anti-fuse circuit (24, 26, 28, N) regardless of the number of parallel anti-fuses which have been blown.

摘要翻译： 由多个由一对导体（16,18）跨过电压源（10）连接的反熔丝电路（24,26,28，N）组成的反熔丝系统。 每个反熔丝电路包括与吹扫或控制晶体管（36）串联连接的反熔丝（30）和用于监视反熔丝（30）的状态的控制电路（44），控制电路（44） 只有当控制电路（44）的输入端（46）接收到a_“select_”信号，并且如果反熔丝（30）没有被接收，则仅向控制晶体管（36）的栅极（38）提供“接通”信号 被吹了 在防熔丝（30）熔断之后，控制电路（44）关闭控制晶体管（36），从而在每个反熔丝电路（24,26,28，N）上提供恒定的电源电压，而不管数量如何 平行的保险丝已被吹制。

公开(公告)号：US09490206B2

公开(公告)日：2016-11-08

申请号：US13620955

申请日：2012-09-15

申请人： Christian Russ ,  Gunther Lehmann ,  Franz Ungar

发明人： Christian Russ ,  Gunther Lehmann ,  Franz Ungar

IPC分类号： H01L27/06 ,  H01L27/10 ,  H01L23/525 ,  H01L29/78

CPC分类号： H01L23/5256 ,  H01L29/785 ,  H01L2924/0002 ,  H01L2924/00

摘要： An electrical device with a fin structure, a first section of the fin structure having a first width and a first height, a second section of the fin structure having a second width and a second height, wherein the first width is smaller than the second width and the first height is lower than the second height.

摘要翻译： 一种具有翅片结构的电气装置，翅片结构的第一部分具有第一宽度和第一高度，翅片结构的第二部分具有第二宽度和第二高度，其中第一宽度小于第二宽度 并且第一高度低于第二高度。

公开(公告)号：US08274132B2

公开(公告)日：2012-09-25

申请号：US12031321

申请日：2008-02-14

申请人： Christian Russ ,  Gunther Lehmann ,  Franz Ungar

发明人： Christian Russ ,  Gunther Lehmann ,  Franz Ungar

IPC分类号： H01L29/66

CPC分类号： H01L23/5256 ,  H01L29/785 ,  H01L2924/0002 ,  H01L2924/00

摘要： An electrical device with a fin structure, a first section of the fin structure having a first width and a first height, a second section of the fin structure having a second width and a second height, wherein the first width is smaller than the second width and the first height is lower than the second height.

摘要翻译： 一种具有翅片结构的电气装置，翅片结构的第一部分具有第一宽度和第一高度，翅片结构的第二部分具有第二宽度和第二高度，其中第一宽度小于第二宽度 并且第一高度低于第二高度。

公开(公告)号：US20090206446A1

公开(公告)日：2009-08-20

申请号：US12031321

申请日：2008-02-14

申请人： Christian Russ ,  Gunther Lehmann ,  Franz Ungar

发明人： Christian Russ ,  Gunther Lehmann ,  Franz Ungar

IPC分类号： H01L23/525 ,  H01L21/44

CPC分类号： H01L23/5256 ,  H01L29/785 ,  H01L2924/0002 ,  H01L2924/00

摘要： An electrical device with a fin structure, a first section of the fin structure having a first width and a first height, a second section of the fin structure having a second width and a second height, wherein the first width is smaller than the second width and the first height is lower than the second height.

摘要翻译： 一种具有翅片结构的电气装置，所述翅片结构的第一部分具有第一宽度和第一高度，所述翅片结构的第二部分具有第二宽度和第二高度，其中所述第一宽度小于所述第二宽度 并且第一高度低于第二高度。

公开(公告)号：US07457143B2

公开(公告)日：2008-11-25

申请号：US11410432

申请日：2006-04-25

申请人： Gunther Lehmann ,  Siddharth Gupta ,  Devesh Dwivedi

发明人： Gunther Lehmann ,  Siddharth Gupta ,  Devesh Dwivedi

IPC分类号： G11C17/00

CPC分类号： G11C7/1051 ,  G11C7/1012 ,  G11C7/14 ,  G11C7/18 ,  G11C2207/108

摘要： A memory device has a first core memory array, a second core memory array, a third core memory array and a fourth core memory array, and a first common reference section for the first core memory array and the second core memory array, and a second common reference section for the third core memory array and the fourth core memory array. Another memory device with shared signals and a method is also provided.

摘要翻译： 存储器件具有第一核心存储器阵列，第二核心存储器阵列，第三核心存储器阵列和第四核心存储器阵列，以及用于第一核心存储器阵列和第二核心存储器阵列的第一公共参考部分，以及第二核心存储器阵列 第三核心存储器阵列和第四核心存储器阵列的公共参考部分。 还提供了具有共享信号的另一存储器件和方法。

公开(公告)号：US20070247954A1

公开(公告)日：2007-10-25

申请号：US11410432

申请日：2006-04-25

申请人： Gunther Lehmann ,  Siddharth Gupta ,  Devesh Dwivedi

发明人： Gunther Lehmann ,  Siddharth Gupta ,  Devesh Dwivedi

IPC分类号： G11C11/34 ,  G11C16/04 ,  G11C11/00 ,  G11C5/14 ,  G11C17/00 ,  G11C8/00

CPC分类号： G11C7/1051 ,  G11C7/1012 ,  G11C7/14 ,  G11C7/18 ,  G11C2207/108

摘要： A memory device has a first core memory array, a second core memory array, a third core memory array and a fourth core memory array, and a first common reference section for the first core memory array and the second core memory array, and a second common reference section for the third core memory array and the fourth core memory array. Another memory device with shared signals and a method is also provided.

摘要翻译： 存储器件具有第一核心存储器阵列，第二核心存储器阵列，第三核心存储器阵列和第四核心存储器阵列，以及用于第一核心存储器阵列和第二核心存储器阵列的第一公共参考部分，以及第二核心存储器阵列 第三核心存储器阵列和第四核心存储器阵列的公共参考部分。 还提供了具有共享信号的另一存储器件和方法。