公开(公告)号：US09029986B2

公开(公告)日：2015-05-12

申请号：US13480931

申请日：2012-05-25

申请人： Bruce M. Green ,  Haldane S. Henry

发明人： Bruce M. Green ,  Haldane S. Henry

IPC分类号： H01L29/06 ,  G03F9/00 ,  H01L23/544 ,  H01L29/812 ,  H01L29/20

CPC分类号： H01L29/0657 ,  G03F9/7073 ,  G03F9/7076 ,  G03F9/708 ,  G03F9/7084 ,  H01L23/544 ,  H01L29/2003 ,  H01L29/812 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

摘要： Semiconductor devices are provided with dual passivation layers. A semiconductor layer is formed on a substrate and covered by a first passivation layer (PL-1). PL-1 and part of the semiconductor layer are etched to form a device mesa. A second passivation layer (PL-2) is formed over PL-1 and exposed edges of the mesa. Vias are etched through PL-1 and PL-2 to the semiconductor layer where source, drain and gate are to be formed. Conductors are applied in the vias for ohmic contacts for the source-drain and a Schottky contact for the gate. Interconnections over the edges of the mesa couple other circuit elements. PL-1 avoids adverse surface states near the gate and PL-2 insulates edges of the mesa from overlying interconnections to avoid leakage currents. An opaque alignment mark is desirably formed at the same time as the device to facilitate alignment when using transparent semiconductors.

摘要翻译： 半导体器件具有双钝化层。 在衬底上形成半导体层并被第一钝化层（PL-1）覆盖。 PL-1和半导体层的一部分被蚀刻以形成器件台面。 在PL-1和台面的暴露边缘之间形成第二钝化层（PL-2）。 通过PL-1和PL-2将通孔蚀刻到要形成源极，漏极和栅极的半导体层。 导体应用于用于源极漏极的欧姆接触的通孔和用于栅极的肖特基接触。 在台面的边缘上的互连耦合其他电路元件。 PL-1避免栅极附近的不利表面状态，PL-2将台面的边缘与上覆互连绝缘，以避免漏电流。 在使用透明半导体时，期望与器件同时形成不透明对准标记，以便于对准。

公开(公告)号：US09024324B2

公开(公告)日：2015-05-05

申请号：US13603801

申请日：2012-09-05

申请人： James A. Teplik ,  Bruce M. Green

发明人： James A. Teplik ,  Bruce M. Green

IPC分类号： H01L29/778 ,  H01L29/40 ,  H01L29/66 ,  H01L29/20

CPC分类号： H01L29/402 ,  H01L29/2003 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7789

摘要： A low leakage current transistor (2) is provided which includes a GaN-containing substrate (11-14) covered by a passivation surface layer (17) in which a T-gate electrode with sidewall extensions (20) is formed and coated with a multi-level passivation layer (30-32) which includes an intermediate etch stop layer (31) which is used to define a continuous multi-region field plate (33) having multiple distances between the bottom surface of the field plate 33 and the semiconductor substrate in the gate-drain region of the transistor.

摘要翻译： 提供了一种低漏电流晶体管（2），其包括由钝化表面层（17）覆盖的含GaN衬底（11-14），其中形成具有侧壁延伸部（20）的T形栅电极，并涂覆有 多级钝化层（30-32），其包括中间蚀刻停止层（31），其用于限定在场板33的底表面和半导体器件的半导体层之间具有多个距离的连续多区域场板（33） 衬底在晶体管的栅极 - 漏极区域中。

公开(公告)号：US20130277680A1

公开(公告)日：2013-10-24

申请号：US13453127

申请日：2012-04-23

申请人： Bruce M. Green ,  Karen E. Moore ,  Olin Hartin

发明人： Bruce M. Green ,  Karen E. Moore ,  Olin Hartin

IPC分类号： H01L29/20 ,  H01L21/336

CPC分类号： H01L29/7787 ,  H01L27/0629 ,  H01L28/60 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/404 ,  H01L29/42316 ,  H01L29/42376 ,  H01L29/475 ,  H01L29/66462

摘要： A low leakage current switch device (110) is provided which includes a GaN-on-Si substrate (11-13) covered by a passivation surface layer (43) in which a T-gate electrode with sidewall extensions (48) is formed and coated with a conformal passivation layer (49) so that the T-gate electrode sidewall extensions are spaced apart from the underlying passivation surface layer (43) by the conformal passivation layer (49).

摘要翻译： 提供了一种低泄漏电流开关装置（110），其包括由钝化表面层（43）覆盖的GaN-Si衬底（11-13），其中形成具有侧壁延伸部（48）的T形栅电极， 涂覆有共形钝化层（49），使得T栅极电极侧壁延伸部通过共形钝化层（49）与下面的钝化表面层（43）间隔开。

公开(公告)号：US08410580B2

公开(公告)日：2013-04-02

申请号：US13005240

申请日：2011-01-12

申请人： Darrell G. Hill ,  Bruce M. Green

发明人： Darrell G. Hill ,  Bruce M. Green

IPC分类号： H01L29/40

CPC分类号： H01L21/76898 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

摘要： An electronic device (50) having a conductive substrate via (70) extending between a conductor (39) on a rear face (22) and a conductor (58) over the front surface (23) of the substrate (21) includes a multi-layered etch-stop (56, 56-2) beneath the front surface conductor (58). The etch-stop (56, 56-2) permits use of a single etchant to penetrate both the substrate (21) and any overlying semiconductor (44) and/or dielectric (34) without attacking the overlying front surface conductor (58). This is especially important when the semiconductor (44) and dielectric (34) are so thin as to preclude changing etchants when these regions are reached during etching. The etch-stop (56) is preferably a stack (63, 73) of N≧2 pairs (62-i) of sub-layers (62-i1, 62-i2) in either order, where a first sub-layer (62-i1) comprises stress relieving and/or adhesion promoting material (e.g., Ti), and the second sub-layer (62-i2) comprises etch resistant material (e.g., Ni). In a further embodiment, where the device (50) includes field effect transistors (52) having feedback sensitive control gates (30), the etch-stop material (56) is advantageously used to form gate shields (76).

摘要翻译： 具有在背面（22）上的导体（39）与衬底（21）的前表面（23）之间的导体（58）之间延伸的导电衬底通孔（70）的电子器件（50）包括多 在前表面导体（58）下面的层间蚀刻停止（56,56-2）。 蚀刻停止（56,56-2）允许使用单个蚀刻剂来穿透基板（21）和任何上覆的半导体（44）和/或电介质（34），而不会攻击上覆的前表面导体（58）。 当半导体（44）和电介质（34）如此薄以至于在蚀刻期间达到这些区域时阻止改变蚀刻剂时，这尤其重要。 蚀刻停止（56）优选地是以任何顺序的N≥2对（62-i）子层（62-i1,62-i2）的堆叠（63,73），其中第一子层 62-i1）包括应力释放和/或粘附促进材料（例如Ti），并且第二子层（62-i2）包括耐蚀刻材料（例如Ni）。 在另一实施例中，在器件（50）包括具有反馈敏感控制栅极（30）的场效应晶体管（52）的情况下，蚀刻停止材料（56）有利地用于形成栅极屏蔽（76）。

公开(公告)号：US20120156843A1

公开(公告)日：2012-06-21

申请号：US12971165

申请日：2010-12-17

申请人： Bruce M. Green ,  Darrell G. Hill ,  Karen E. Moore

发明人： Bruce M. Green ,  Darrell G. Hill ,  Karen E. Moore

IPC分类号： H01L21/336

CPC分类号： H01L29/7786 ,  H01L23/291 ,  H01L23/3171 ,  H01L29/2003 ,  H01L29/41725 ,  H01L29/66462 ,  H01L29/7781 ,  H01L2924/0002 ,  H01L2924/00

摘要： A dielectric layer for a gallium nitride transistor is disclosed. In one example, the dielectric layer has a hydrogen content of less than or equal to 10% by atomic percentage. In one example, both a dielectric layer formed before a conductive electrode of the transistor and a dielectric layer formed after the conductive elective electrode have a hydrogen content of less than or equal to 10% by atomic percentage. In one example, the dielectric layer formed before the conductive electrode is formed by a LPCVD process and the dielectric layer formed after the conductive electrode is formed by a sputtering process.

摘要翻译： 公开了一种用于氮化镓晶体管的电介质层。 在一个实例中，电介质层的氢含量按原子百分比计小于或等于10％。 在一个示例中，在晶体管的导电电极之前形成的电介质层和在导电选择电极之后形成的电介质层的氢含量小于或等于原子百分比的10％。 在一个示例中，通过LPCVD工艺形成在导电电极之前形成的电介质层，并且通过溅射工艺形成在导电电极之后形成的电介质层。

公开(公告)号：US07935620B2

公开(公告)日：2011-05-03

申请号：US11950820

申请日：2007-12-05

申请人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

发明人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

IPC分类号： H01L21/28

CPC分类号： H01L21/28581 ,  H01L21/28587 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/432 ,  H01L29/475 ,  H01L29/7787

摘要： Methods and apparatus are described for semiconductor devices. A method comprises providing a partially completed semiconductor device including a substrate, a semiconductor on the substrate, and a passivation layer on the semiconductor, and using a first mask, locally etching the passivation layer to expose a portion of the semiconductor, and without removing the first mask, forming a Schottky contact of a first material on the exposed portion of the semiconductor, then removing the first mask, and using a further mask, forming a step-gate conductor of a second material electrically coupled to the Schottky contact and overlying parts of the passivation layer adjacent to the Schottky contact. By minimizing the process steps between opening the Schottky contact window in the passivation layer and forming the Schottky contact material in this window, the gate leakage of a resulting field effect device having a Schottky gate may be substantially reduced.

摘要翻译： 半导体器件描述了方法和装置。 一种方法包括提供部分完成的半导体器件，其包括衬底，衬底上的半导体和半导体上的钝化层，并且使用第一掩模，局部蚀刻钝化层以暴露半导体的一部分，并且不移除 第一掩模，在半导体的暴露部分上形成第一材料的肖特基接触，然后去除第一掩模，并且使用另外的掩模，形成电耦合到肖特基接触和上覆部分的第二材料的阶梯栅导体 的钝化层与肖特基接触相邻。 通过最小化打开钝化层中的肖特基接触窗口并在该窗口中形成肖特基接触材料之间的工艺步骤，可以显着减少所得到的具有肖特基栅极的场效应器件的栅极泄漏。

公开(公告)号：US07622322B2

公开(公告)日：2009-11-24

申请号：US09858337

申请日：2001-05-15

申请人： William J. Schaff ,  Jeonghyun Hwang ,  Bruce M. Green

发明人： William J. Schaff ,  Jeonghyun Hwang ,  Bruce M. Green

IPC分类号： H01L21/00

CPC分类号： H01L29/66462 ,  H01L21/0237 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02631 ,  H01L29/1608

摘要： A passivation layer of AlN is deposited on a GaN channel HFET using molecular beam epitaxy (MBE). Using MBE, many other surfaces may also be coated with AlN, including silicon devices, nitride devices, GaN based LEDs and lasers as well as other semiconductor systems. The deposition is performed at approximately 150° C. and uses alternating beams of aluminum and remote plasma RF nitrogen to produce an approximately 500 Å thick AlN layer.

摘要翻译： 使用分子束外延（MBE）将AlN的钝化层沉积在GaN沟道HFET上。 使用MBE，许多其他表面也可以涂覆有AlN，包括硅器件，氮化物器件，GaN基LED和激光器以及其他半导体系统。 沉积在大约150℃进行，并且使用铝和远程等离子体RF氮的交替光束来产生大约500埃的AlN层。