公开(公告)号：US20050006687A1

公开(公告)日：2005-01-13

申请号：US10850797

申请日：2004-05-20

申请人： Christoph Dirnecker ,  Jeffrey Babcock ,  Scott Balster

发明人： Christoph Dirnecker ,  Jeffrey Babcock ,  Scott Balster

IPC分类号： H01L21/02 ,  H01L27/08 ,  H01L27/108

CPC分类号： H01L28/40 ,  H01L27/0805

摘要： An integrated stacked capacitor comprises a first capacitor film (46) of polycrystalline silicide (poly), a second capacitor film (48) and a first dielectric (26) sandwiched between the first capacitor film (46) and second capacitor film (48). A second dielectric (34) and a third capacitor film (50) are provided. The second dielectric (34) is sandwiched between the second capacitor film (48) and third capacitor film (50). A method for fabrication of an integrated stacked capacitor comprises the following sequence of steps: applying a polysilicide layer (20) to form the first capacitor film (46); applying a first dielectric (26); applying a first metallization layer (28) to form the second capacitor film (48); applying a second dielectric (34); and applying a second metallization layer (34) to form the third capacitor film (50).

摘要翻译： 集成堆叠电容器包括多晶硅化物（poly）的第一电容器膜（46），夹在第一电容器膜（46）和第二电容器膜（48）之间的第二电容器膜（48）和第一电介质（26）。 提供第二电介质（34）和第三电容膜（50）。 第二电介质（34）夹在第二电容器膜（48）和第三电容器膜（50）之间。 一种用于制造集成叠层电容器的方法包括以下步骤：施加多晶硅层（20）以形成第一电容器膜（46）; 施加第一电介质（26）; 施加第一金属化层（28）以形成第二电容器膜（48）; 施加第二电介质（34）; 以及施加第二金属化层（34）以形成所述第三电容器膜（50）。

公开(公告)号：US08129246B2

公开(公告)日：2012-03-06

申请号：US13006224

申请日：2011-01-13

申请人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

发明人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

IPC分类号： H01L21/336

CPC分类号： H01L29/66659 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/36 ,  H01L29/78612 ,  H01L29/78654

摘要： The present invention is a method for forming super steep doping profiles in MOS transistor structures. The method comprises forming a carbon containing layer (110) beneath the gate dielectric (50) and source and drain regions (80) of a MOS transistor. The carbon containing layer (110) will prevent the diffusion of dopants into the region (40) directly beneath the gate dielectric layer (50).

摘要翻译： 本发明是一种用于在MOS晶体管结构中形成超陡掺杂分布的方法。 该方法包括在栅极电介质（50）下面形成含碳层（110），并在MOS晶体管的源极和漏极区域（80）形成。 含碳层（110）将防止掺杂剂扩散到栅极电介质层（50）正下方的区域（40）中。

公开(公告)号：US07655523B2

公开(公告)日：2010-02-02

申请号：US11928652

申请日：2007-10-30

申请人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

发明人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

IPC分类号： H01L21/336

CPC分类号： H01L29/66659 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/36 ,  H01L29/78612 ,  H01L29/78654

摘要： The present invention is a method for forming super steep doping profiles in MOS transistor structures. The method comprises forming a carbon containing layer (110) beneath the gate dielectric (50) and source and drain regions (80) of a MOS transistor. The carbon containing layer (110) will prevent the diffusion of dopants into the region (40) directly beneath the gate dielectric layer (50).

摘要翻译： 本发明是一种用于在MOS晶体管结构中形成超陡掺杂分布的方法。 该方法包括在栅极电介质（50）下面形成含碳层（110），并在MOS晶体管的源极和漏极区域（80）形成。 含碳层（110）将防止掺杂剂扩散到栅极电介质层（50）正下方的区域（40）中。

公开(公告)号：US20090130805A1

公开(公告)日：2009-05-21

申请号：US12356371

申请日：2009-01-20

申请人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

发明人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

IPC分类号： H01L21/336 ,  H01L21/265

CPC分类号： H01L29/66659 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/36 ,  H01L29/78612 ,  H01L29/78654

摘要： The present invention is a method for forming super steep doping profiles in MOS transistor structures. The method comprises forming a carbon containing layer (110) beneath the gate dielectric (50) and source and drain regions (80) of a MOS transistor. The carbon containing layer (110) will prevent the diffusion of dopants into the region (40) directly beneath the gate dielectric layer (50).

摘要翻译： 本发明是一种用于在MOS晶体管结构中形成超陡掺杂分布的方法。 该方法包括在栅极电介质（50）下面形成含碳层（110），并在MOS晶体管的源极和漏极区域（80）形成。 含碳层（110）将防止掺杂剂扩散到栅极电介质层（50）正下方的区域（40）中。

公开(公告)号：US07501324B2

公开(公告)日：2009-03-10

申请号：US11380602

申请日：2006-04-27

申请人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

发明人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

IPC分类号： H01L21/336

CPC分类号： H01L29/66659 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/36 ,  H01L29/78612 ,  H01L29/78654

摘要： The present invention is a method for forming super steep doping profiles in MOS transistor structures. The method comprises forming a carbon containing layer (110) beneath the gate dielectric (50) and source and drain regions (80) of a MOS transistor. The carbon containing layer (110) will prevent the diffusion of dopants into the region (40) directly beneath the gate dielectric layer (50).

公开(公告)号：US20070018225A1

公开(公告)日：2007-01-25

申请号：US11531840

申请日：2006-09-14

申请人： Christoph Dirnecker ,  Jeffrey Babcock ,  Scott Balster

发明人： Christoph Dirnecker ,  Jeffrey Babcock ,  Scott Balster

IPC分类号： H01L29/94

CPC分类号： H01L28/40 ,  H01L27/0805

摘要： An integrated stacked capacitor comprises a first capacitor film (46) of polycrystalline silicide (poly), a second capacitor film (48) and a first dielectric (26) sandwiched between the first capacitor film (46) and second capacitor film (48). A second dielectric (34) and a third capacitor film (50) are provided. The second dielectric (34) is sandwiched between the second capacitor film (48) and third capacitor film (50). A method for fabrication of an integrated stacked capacitor comprises the following sequence of steps: applying a polysilicide layer (20) to form the first capacitor film (46); applying a first dielectric (26); applying a first metallization layer (28) to form the second capacitor film (48); applying a second dielectric (34); and applying a second metallization layer (34) to form the third capacitor film (50).

摘要翻译： 集成堆叠电容器包括多晶硅化物（poly）的第一电容器膜（46），夹在第一电容器膜（46）和第二电容器膜（48）之间的第二电容器膜（48）和第一电介质（26）。 提供第二电介质（34）和第三电容膜（50）。 第二电介质（34）夹在第二电容器膜（48）和第三电容器膜（50）之间。 一种用于制造集成叠层电容器的方法包括以下步骤：施加多晶硅层（20）以形成第一电容器膜（46）; 施加第一电介质（26）; 施加第一金属化层（28）以形成第二电容器膜（48）; 施加第二电介质（34）; 以及施加第二金属化层（34）以形成所述第三电容器膜（50）。

公开(公告)号：US20110111553A1

公开(公告)日：2011-05-12

申请号：US13006224

申请日：2011-01-13

申请人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

发明人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

IPC分类号： H01L51/40

CPC分类号： H01L29/66659 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/36 ,  H01L29/78612 ,  H01L29/78654

摘要： The present invention is a method for forming super steep doping profiles in MOS transistor structures. The method comprises forming a carbon containing layer (110) beneath the gate dielectric (50) and source and drain regions (80) of a MOS transistor. The carbon containing layer (110) will prevent the diffusion of dopants into the region (40) directly beneath the gate dielectric layer (50).

摘要翻译： 本发明是一种用于在MOS晶体管结构中形成超陡掺杂分布的方法。 该方法包括在栅极电介质（50）下面形成含碳层（110），并在MOS晶体管的源极和漏极区域（80）形成。 含碳层（110）将防止掺杂剂扩散到栅极电介质层（50）正下方的区域（40）中。

公开(公告)号：US07883977B2

公开(公告)日：2011-02-08

申请号：US12356371

申请日：2009-01-20

申请人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

发明人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

IPC分类号： H01L21/336

CPC分类号： H01L29/66659 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/36 ,  H01L29/78612 ,  H01L29/78654

摘要： The present invention is a method for forming super steep doping profiles in MOS transistor structures. The method comprises forming a carbon containing layer (110) beneath the gate dielectric (50) and source and drain regions (80) of a MOS transistor. The carbon containing layer (110) will prevent the diffusion of dopants into the region (40) directly beneath the gate dielectric layer (50).

摘要翻译： 本发明是一种用于在MOS晶体管结构中形成超陡掺杂分布的方法。 该方法包括在栅极电介质（50）下面形成含碳层（110），并在MOS晶体管的源极和漏极区域（80）形成。 含碳层（110）将防止掺杂剂扩散到栅极电介质层（50）正下方的区域（40）中。

公开(公告)号：US20080265368A1

公开(公告)日：2008-10-30

申请号：US11740467

申请日：2007-04-26

申请人： Christoph Dirnecker ,  Jeffrey Babcock ,  Scott Balster

发明人： Christoph Dirnecker ,  Jeffrey Babcock ,  Scott Balster

IPC分类号： H01L29/92 ,  H01L21/02

CPC分类号： H01L28/40 ,  H01L27/0805

摘要： An integrated stacked capacitor comprises a first capacitor film (46) of polycrystalline silicide (poly), a second capacitor film (48) and a first dielectric (26) sandwiched between the first capacitor film (46) and second capacitor film (48). A second dielectric (34) and a third capacitor film (50) are provided. The second dielectric (34) is sandwiched between the second capacitor film (48) and third capacitor film (50). A method for fabrication of an integrated stacked capacitor comprises the following sequence of steps: applying a polysilicide layer (20) to form the first capacitor film (46); applying a first dielectric (26); applying a first metallization layer (28) to form the second capacitor film (48); applying a second dielectric (34); and applying a second metallization layer (34) to form the third capacitor film (50).

摘要翻译： 集成堆叠电容器包括多晶硅化物（poly）的第一电容器膜（46），夹在第一电容器膜（46）和第二电容器膜（48）之间的第二电容器膜（48）和第一电介质（26）。 提供第二电介质（34）和第三电容膜（50）。 第二电介质（34）夹在第二电容器膜（48）和第三电容器膜（50）之间。 一种用于制造集成叠层电容器的方法包括以下步骤：施加多晶硅层（20）以形成第一电容器膜（46）; 施加第一电介质（26）; 施加第一金属化层（28）以形成第二电容器膜（48）; 施加第二电介质（34）; 以及施加第二金属化层（34）以形成所述第三电容器膜（50）。

公开(公告)号：US20080132012A1

公开(公告)日：2008-06-05

申请号：US11928652

申请日：2007-10-30

申请人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

发明人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

IPC分类号： H01L21/8238

CPC分类号： H01L29/66659 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/36 ,  H01L29/78612 ,  H01L29/78654

摘要： The present invention is a method for forming super steep doping profiles in MOS transistor structures. The method comprises forming a carbon containing layer (110) beneath the gate dielectric (50) and source and drain regions (80) of a MOS transistor. The carbon containing layer (110) will prevent the diffusion of dopants into the region (40) directly beneath the gate dielectric layer (50).

摘要翻译： 本发明是一种用于在MOS晶体管结构中形成超陡掺杂分布的方法。 该方法包括在栅极电介质（50）下面形成含碳层（110），并在MOS晶体管的源极和漏极区域（80）形成。 含碳层（110）将防止掺杂剂扩散到栅极电介质层（50）正下方的区域（40）中。