公开(公告)号：US07732275B2

公开(公告)日：2010-06-08

申请号：US11692961

申请日：2007-03-29

申请人： Takashi Orimoto ,  George Matamis ,  Henry Chien ,  James Kai

发明人： Takashi Orimoto ,  George Matamis ,  Henry Chien ,  James Kai

IPC分类号： H01L21/8247

CPC分类号： H01L27/115 ,  H01L27/11521 ,  H01L27/11524

摘要： A string of nonvolatile memory cells connected in series includes fixed charges located between floating gates and the underlying substrate surface. Such a fixed charge affects distribution of charge carriers in an underlying portion of the substrate and thus affects threshold voltage of a device. A fixed charge layer may extend over source/drain regions also.

摘要翻译： 一串串联的非易失性存储单元包括位于浮置栅极和下面的衬底表面之间的固定电荷。 这样的固定电荷会影响衬底的下层部分中电荷载流子的分布，从而影响器件的阈值电压。 固定电荷层也可以在源极/漏极区域上延伸。

公开(公告)号：US20090261398A1

公开(公告)日：2009-10-22

申请号：US12105242

申请日：2008-04-17

申请人： Henry Chien ,  Takashi Orimoto ,  George Matamis ,  James Kai ,  Vinod R. Purayath

发明人： Henry Chien ,  Takashi Orimoto ,  George Matamis ,  James Kai ,  Vinod R. Purayath

IPC分类号： H01L29/788

CPC分类号： G11C8/10 ,  G11C8/04 ,  G11C11/5621 ,  G11C16/0483 ,  G11C19/00 ,  H01L21/28273 ,  H01L27/11521

摘要： A non-volatile storage system in which a sidewall insulating layer of a floating gate is significantly thinner than a thickness of a bottom insulating layer, and in which raised source/drain regions are provided. During programming or erasing, tunneling occurs predominantly via the sidewall insulating layer and the raised source/drain regions instead of via the bottom insulating layer. The floating gate may have a uniform width or an inverted T shape. The raised source/drain regions may be epitaxially grown from the substrate, and may include a doped region above an undoped region so that the channel length is effectively extended from beneath the floating gate and up into the undoped regions, so that short channel effects are reduced. The ratio of the thicknesses of the sidewall insulating layer to the bottom insulating layer may be about 0.3 to 0.67.

摘要翻译： 一种非易失性存储系统，其中浮动栅极的侧壁绝缘层比底部绝缘层的厚度明显薄，并且其中设置有凸起的源极/漏极区域。 在编程或擦除期间，隧道主要通过侧壁绝缘层和凸起的源极/漏极区域而不是通过底部绝缘层发生。 浮动门可以具有均匀的宽度或倒T形。 凸起的源极/漏极区域可以从衬底外延生长，并且可以包括在未掺杂区域上方的掺杂区域，使得沟道长度从浮置栅极下方有效地延伸并且向上延伸到未掺杂区域，使得短沟道效应为 减少 侧壁绝缘层与底部绝缘层的厚度的比例可以为约0.3至0.67。

公开(公告)号：US20080242006A1

公开(公告)日：2008-10-02

申请号：US11692961

申请日：2007-03-29

申请人： Takashi Orimoto ,  George Matamis ,  Henry Chien ,  James Kai

发明人： Takashi Orimoto ,  George Matamis ,  Henry Chien ,  James Kai

IPC分类号： H01L21/77

CPC分类号： H01L27/115 ,  H01L27/11521 ,  H01L27/11524

摘要： A string of nonvolatile memory cells connected in series includes fixed charges located between floating gates and the underlying substrate surface. Such a fixed charge affects distribution of charge carriers in an underlying portion of the substrate and thus affects threshold voltage of a device. A fixed charge layer may extend over source/drain regions also.

摘要翻译： 一串串联的非易失性存储单元包括位于浮置栅极和下面的衬底表面之间的固定电荷。 这样的固定电荷会影响衬底的下层部分中电荷载流子的分布，从而影响器件的阈值电压。 固定电荷层也可以在源极/漏极区域上延伸。

公开(公告)号：US20080239819A1

公开(公告)日：2008-10-02

申请号：US11692958

申请日：2007-03-29

申请人： Takashi Orimoto ,  George Matamis ,  Henry Chien ,  James Kai

发明人： Takashi Orimoto ,  George Matamis ,  Henry Chien ,  James Kai

IPC分类号： G11C11/34

CPC分类号： H01L27/11521 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/7881

摘要： A string of nonvolatile memory cells connected in series includes fixed charges located between floating gates and the underlying substrate surface. Such a fixed charge affects distribution of charge carriers in an underlying portion of the substrate and thus affects threshold voltage of a device. A fixed charge layer may extend over source/drain regions also.

摘要翻译： 一串串联的非易失性存储单元包括位于浮置栅极和下面的衬底表面之间的固定电荷。 这样的固定电荷会影响衬底的下层部分中电荷载流子的分布，从而影响器件的阈值电压。 固定电荷层也可以在源极/漏极区域上延伸。

公开(公告)号：US20080171415A1

公开(公告)日：2008-07-17

申请号：US11626784

申请日：2007-01-24

申请人： Henry Chien ,  George Matamis ,  Takashi Orimoto ,  James Kai

发明人： Henry Chien ,  George Matamis ,  Takashi Orimoto ,  James Kai

IPC分类号： H01L21/336

CPC分类号： H01L27/115 ,  H01L27/11521 ,  H01L27/11524

摘要： A string of nonvolatile memory cells are connected together by source/drain regions that include an inversion layer created by fixed charge in an overlying layer. Control gates extend between floating gates so that two control gates couple to a floating gate. A fixed charge layer may be formed by plasma nitridation.

摘要翻译： 一系列非易失性存储单元通过源/漏区连接在一起，其包括在上层中由固定电荷产生的反型层。 控制栅极在浮动栅极之间延伸，使得两个控制栅极耦合到浮动栅极。 可以通过等离子体氮化形成固定电荷层。

公开(公告)号：US07495282B2

公开(公告)日：2009-02-24

申请号：US11626778

申请日：2007-01-24

申请人： Takashi Orimoto ,  James Kai ,  Henry Chien ,  George Matamis

发明人： Takashi Orimoto ,  James Kai ,  Henry Chien ,  George Matamis

IPC分类号： H01L21/336

CPC分类号： H01L27/115 ,  H01L27/11521 ,  H01L27/11524

摘要： A string of nonvolatile memory cells are connected together by source/drain regions that include an inversion layer created by fixed charge in an overlying layer. Control gates extend between floating gates so that two control gates couple to a floating gate. A fixed charge layer may be formed by plasma nitridation.

摘要翻译： 一系列非易失性存储单元通过源/漏区连接在一起，其包括在上层中由固定电荷产生的反型层。 控制栅极在浮动栅极之间延伸，使得两个控制栅极耦合到浮动栅极。 可以通过等离子体氮化形成固定电荷层。

公开(公告)号：US20080170438A1

公开(公告)日：2008-07-17

申请号：US11626778

申请日：2007-01-24

申请人： Takashi Orimoto ,  James Kai ,  Henry Chien ,  George Matamis

发明人： Takashi Orimoto ,  James Kai ,  Henry Chien ,  George Matamis

IPC分类号： G11C11/34

CPC分类号： H01L27/115 ,  H01L27/11521 ,  H01L27/11524

摘要： A string of nonvolatile memory cells are connected together by source/drain regions that include an inversion layer created by fixed charge in an overlying layer. Control gates extend between floating gates so that two control gates couple to a floating gate. A fixed charge layer may be formed by plasma nitridation.

摘要翻译： 一系列非易失性存储单元通过源/漏区连接在一起，其包括在上层中由固定电荷产生的反型层。 控制栅极在浮动栅极之间延伸，使得两个控制栅极耦合到浮动栅极。 可以通过等离子体氮化形成固定电荷层。

公开(公告)号：US08710481B2

公开(公告)日：2014-04-29

申请号：US13356047

申请日：2012-01-23

申请人： James K. Kai ,  Henry Chien ,  George Matamis ,  Vinod R. Purayath

发明人： James K. Kai ,  Henry Chien ,  George Matamis ,  Vinod R. Purayath

IPC分类号： H01L47/00

CPC分类号： H01L29/413 ,  B82Y10/00 ,  B82Y40/00 ,  H01L27/1021 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/146 ,  H01L45/149 ,  H01L45/1675

摘要： A non-volatile memory device includes a plurality of non-volatile memory cells. Each of the non-volatile memory cells includes a first electrode, a diode steering element, a storage element located in series with the diode steering element, a second electrode, and a nano-rail electrode having a width of 15 nm or less.

摘要翻译： 非易失性存储器件包括多个非易失性存储器单元。 每个非易失性存储单元包括第一电极，二极管操纵元件，与二极管操纵元件串联的存储元件，第二电极和宽度为15nm或更小的纳米轨道电极。

公开(公告)号：US20130187114A1

公开(公告)日：2013-07-25

申请号：US13356047

申请日：2012-01-23

申请人： James K. Kai ,  Henry Chien ,  George Matamis ,  Vinod R. Purayath

发明人： James K. Kai ,  Henry Chien ,  George Matamis ,  Vinod R. Purayath

IPC分类号： H01L21/822 ,  H01L45/00 ,  B82Y99/00 ,  B82Y40/00

CPC分类号： H01L29/413 ,  B82Y10/00 ,  B82Y40/00 ,  H01L27/1021 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/146 ,  H01L45/149 ,  H01L45/1675

摘要： A non-volatile memory device includes a plurality of non-volatile memory cells. Each of the non-volatile memory cells includes a first electrode, a diode steering element, a storage element located in series with the diode steering element, a second electrode, and a nano-rail electrode having a width of 15 nm or less.

摘要翻译： 非易失性存储器件包括多个非易失性存储器单元。 每个非易失性存储单元包括第一电极，二极管操纵元件，与二极管操纵元件串联的存储元件，第二电极和宽度为15nm或更小的纳米轨道电极。

公开(公告)号：US08546214B2

公开(公告)日：2013-10-01

申请号：US12887328

申请日：2010-09-21

申请人： Takashi Whitney Orimoto ,  Atsushi Suyama ,  Ming Tian ,  Henry Chin ,  Henry Chien ,  Vinod Robert Purayath ,  Dana Lee

发明人： Takashi Whitney Orimoto ,  Atsushi Suyama ,  Ming Tian ,  Henry Chin ,  Henry Chien ,  Vinod Robert Purayath ,  Dana Lee

IPC分类号： H01L21/8242

CPC分类号： H01L21/28291 ,  H01L21/28273 ,  H01L27/11521 ,  H01L27/11524 ,  H01L29/42324 ,  H01L29/788

摘要： Non-voltage storage and techniques for fabricating non-volatile storage are disclosed. In some embodiments, at least a portion of the control gates of non-volatile storage elements are formed from p-type polysilicon. In one embodiment, a lower portion of the control gate is p-type polysilicon. The upper portion of the control gate could be p-type polysilicon, n-type polysilicon, metal, metal nitride, etc. P-type polysilicon in the control gate may not deplete even at high Vpgm. Therefore, a number of problems that could occur if the control gate depleted are mitigated. For example, a memory cell having a control gate that is at least partially p-type polysilicon might be programmed with a lower Vpgm than a memory cell formed from n-type polysilicon.

摘要翻译： 公开了非电压存储和用于制造非易失性存储器的技术。 在一些实施例中，非易失性存储元件的控制栅极的至少一部分由p型多晶硅形成。 在一个实施例中，控制栅极的下部是p型多晶硅。 控制栅极的上部可以是p型多晶硅，n型多晶硅，金属，金属氮化物等。即使在高Vpgm下，控制栅中的P型多晶硅也可能不会消耗。 因此，如果控制门耗尽，可能会发生的一些问题得到缓解。 例如，具有至少部分p型多晶硅的控制栅极的存储单元可以用比由n型多晶硅形成的存储单元低的Vpgm来编程。